[发明专利]一种应用于高精度逐次逼近模数转换器的数字校准方法

摘要

本发明公开了一种应用于高精度逐次逼近模数转换器的数字校准方法，包括步骤（1）校准DAC的设计将所述主DAC高段中每一位电容的误差电压数字化，将上述处理后的校准码进行数模转换；步骤（2）数字校准时序的设计，包括获取校准码、采样保持和逐位转换；将本发明方法应用在高精度逐次逼近型的模数转换器中，对分段式主数模转换器（DAC）中高段部分的电容阵列进行数字校准，可以减小由于寄生电容和工艺制造误差而带来的电容间失配，极大的修正了高段中相邻位电容由于失配造成不再是呈精准的二倍关系的问题，有效提高了逐次逼近型模数转换器精度。

主权项

一种应用于高精度逐次逼近模数转换器的数字校准方法，其中，主DAC为多段式电容阵列结构，校准DAC由多个并联的子DAC构成；所述子DAC的数量与所述主DAC中高段电容阵列的位数相同；在多个并联的子DAC的输出端同时并联有一接地的大电容以及一个接共模电压Vcm的开关，该大电容的容值为几十倍至数百倍单位电容；每个子DAC由二进制加权的电容阵列构成，在多个并联的子DAC的电容下极板上设有接地GND的开关和接参考电压Vref的开关，每个子DAC的输出端均分别串联一个电容接入到所述校准DAC的输出端；其特征在于，该方法包括以下步骤：步骤一、校准DAC的设计，包括：步骤(1‑1)、将所述主DAC高段中每一位电容的误差电压数字化：定义校准DAC中电容下极板接地GND为0，接参考电压Vref为1，初始态所有子DAC电容的下极板都接GND，则对应的初始态的校准码为00000000，然后再依次切换开关，使得该校准码逐个加1，如00000000‑>00000001‑>00000010‑>00000011‑>……校准DAC的输出信号会按照一个固定的小电压值有规律的呈台阶状逐步上升；同理，如果子DAC的初始态是电容下极板全接Vref，则对应的初始校准码为11111111，然后使其逐个减1，11111111‑>11111110‑>11111101‑>11111100‑>……校准DAC的输出信号按照一个固定的小电压值有规律的呈台阶状逐步下降；步骤(1‑2)、将处理后的校准码进行数模转换：将处理好后的校准码加到子DAC的电容阵列中，此刻在校准DAC输出端产生的模拟信号与主DAC中产生的误差电压抵消；步骤二、数字校准时序的设计，包括：步骤(2‑1)、获取校准码：通过主DAC在第一状态和第二状态间的切换，在主DAC的输出端得到误差电压，所述误差电压加在一比较器的正相端，该比较器的负向端连接至校准DAC；通过调节所述校准DAC，将该误差电压存储在所述校准DAC上；步骤(2‑2)、采样保持：在采样阶段中，主DAC中高段电容的下极板接输入电压Vin，而上极板连接至共模电压Vcm，中低段电容的下极板接地GND，整个主DAC中电容上的总电荷QA为：QA=(Vcm-Vin)Σi=0NCi+Vcm×CL]]>其中，CL为主DAC中耦合电容及所有中低段电容的等效电容；高段中的所有电容记为C0～CN，i＝0,1,2,3,……N，Ci为高段中第i电容的电容值；将校准DAC中的子DAC设置到初始状态，即，将步骤(2‑1)中子DAC误差电压为正的电容的下极板接地GND，将步骤(2‑1)中子DAC误差电压为负的的电容的下极板接参考电压Vref；在保持阶段中，主DAC的上极板与共模电压Vcm断开，并且除了最高位电容的下极板接参考电压Vref外，其余位的电容的下极板接地GND；步骤(2‑3)、逐位转换：采取从高位电容到低位电容转换的方式，在转换高段电容时，将对应位电容的校准码回补到校准DAC中对应的子DAC上，转换低段电容时，保持高段位转换完后校准DAC的状态；逐位转换，直至转换周期结束。