[发明专利]存储器控制装置以及图像形成装置有效

专利信息
申请号: 201410087596.3 申请日: 2014-03-11
公开(公告)号: CN104052902B 公开(公告)日: 2017-04-12
发明(设计)人: 伊藤淳 申请(专利权)人: 柯尼卡美能达株式会社
主分类号: H04N1/387 分类号: H04N1/387;H04N1/047;G03G15/00
代理公司: 中国国际贸易促进委员会专利商标事务所11038 代理人: 孙蕾
地址: 日本*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种存储器控制装置及图像形成装置,该存储器控制装置具有地址映射部,对SDRAM的列地址、行地址及块地址分配指示在主扫描方向和与该主扫描方向正交的副扫描方向上矩阵状地排列了像素而得的二维图像的主扫描方向的像素位置的主扫描地址和指示副扫描方向的像素位置的副扫描地址,并且至少主扫描地址中的与突发传送大小量的地址对应的低位的N比特分配给列地址的低位比特,主扫描地址中的接着所述低位的N比特的高位侧的规定数量的比特分配给块地址,N是正整数;及存取执行部,通过边在所述突发传送的分隔处变更副扫描地址边通过多块操作连续地执行多次所述突发传送,从而进行主扫描方向1线量的读出或者写入。
搜索关键词: 存储器 控制 装置 以及 图像 形成
【主权项】:
一种存储器控制装置,其特征在于,具有:地址映射部,对同步动态随机存取存储器即SDRAM的列地址、行地址以及块地址分配指示二维图像的主扫描方向的像素位置的主扫描地址和指示副扫描方向的像素位置的副扫描地址,该二维图像是在主扫描方向和与该主扫描方向正交的副扫描方向上矩阵状地排列像素而成的,并且所述地址映射部至少主扫描地址中的与突发传送大小量的地址对应的低位的N比特分配给列地址的低位比特,主扫描地址中的接着所述低位的N比特的高位侧的规定数量的比特分配给块地址,其中,N是正整数;以及存取执行部,通过边在所述突发传送的分隔处变更副扫描地址边通过多块操作连续地执行多次所述突发传送,从而进行主扫描方向1线量的读出或者写入。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于柯尼卡美能达株式会社,未经柯尼卡美能达株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410087596.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top