[发明专利]一种制作半导体器件的方法有效

专利信息
申请号: 201410100745.5 申请日: 2014-03-18
公开(公告)号: CN104934376B 公开(公告)日: 2019-01-18
发明(设计)人: 库尔班·阿吾提 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司
主分类号: H01L21/8238 分类号: H01L21/8238
代理公司: 北京市磐华律师事务所 11336 代理人: 董巍;高伟
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种制作半导体器件的方法,根据本发明的制作方法利用氧清除效应以改变界面层(IL)的物理厚度,该方法实现了在半导体衬底的不同区域形成不同厚度的介电层,所述介电层包括高K介电层和IL介电层,同时满足了调节不同电压器件的要求,提高半导体器件的整体性能,提高半导体的良品率。本发明的制作方法适用于平面场效应晶体管半导体技术和FinFET(鳍片场效应晶体管)半导体技术。
搜索关键词: 一种 制作 半导体器件 方法
【主权项】:
1.一种制作半导体器件的方法,包括:提供具有标准阈值电压区域、高阈值电压区域和低阈值电压区域的半导体衬底,所述标准阈值电压区域包括第一虚拟栅极,所述低阈值电压区域包括第二虚拟栅极,所述高阈值电压区域包括第三虚拟栅极;去除所述标准阈值电压区域中的所述第一虚拟栅极,去除所述低阈值电压区域中的所述第二虚拟栅极,去除所述高阈值电压区域中的所述第三虚拟栅极,以在所述标准阈值电压区域中形成第一沟槽,在所述低阈值电压区域中形成第二沟槽,在所述高阈值电压区域中形成第三沟槽;在所述第一沟槽、所述第二沟槽和所述第三沟槽的底部及侧壁上依次沉积形成高K介电层和覆盖层,所述半导体衬底和所述高K介电层之间形成有界面层;去除所述高阈值电压区域中的所述覆盖层以露出所述高K介电层;对所述低阈值电压区域执行氧清除剂注入;执行退火步骤。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410100745.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top