[发明专利]一种制作半导体器件的方法有效
申请号: | 201410100745.5 | 申请日: | 2014-03-18 |
公开(公告)号: | CN104934376B | 公开(公告)日: | 2019-01-18 |
发明(设计)人: | 库尔班·阿吾提 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238 |
代理公司: | 北京市磐华律师事务所 11336 | 代理人: | 董巍;高伟 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种制作半导体器件的方法,根据本发明的制作方法利用氧清除效应以改变界面层(IL)的物理厚度,该方法实现了在半导体衬底的不同区域形成不同厚度的介电层,所述介电层包括高K介电层和IL介电层,同时满足了调节不同电压器件的要求,提高半导体器件的整体性能,提高半导体的良品率。本发明的制作方法适用于平面场效应晶体管半导体技术和FinFET(鳍片场效应晶体管)半导体技术。 | ||
搜索关键词: | 一种 制作 半导体器件 方法 | ||
【主权项】:
1.一种制作半导体器件的方法,包括:提供具有标准阈值电压区域、高阈值电压区域和低阈值电压区域的半导体衬底,所述标准阈值电压区域包括第一虚拟栅极,所述低阈值电压区域包括第二虚拟栅极,所述高阈值电压区域包括第三虚拟栅极;去除所述标准阈值电压区域中的所述第一虚拟栅极,去除所述低阈值电压区域中的所述第二虚拟栅极,去除所述高阈值电压区域中的所述第三虚拟栅极,以在所述标准阈值电压区域中形成第一沟槽,在所述低阈值电压区域中形成第二沟槽,在所述高阈值电压区域中形成第三沟槽;在所述第一沟槽、所述第二沟槽和所述第三沟槽的底部及侧壁上依次沉积形成高K介电层和覆盖层,所述半导体衬底和所述高K介电层之间形成有界面层;去除所述高阈值电压区域中的所述覆盖层以露出所述高K介电层;对所述低阈值电压区域执行氧清除剂注入;执行退火步骤。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410100745.5/,转载请声明来源钻瓜专利网。
- 上一篇:用于集成电路或光电元件的兼具导热及散热作用的模组
- 下一篇:材料粘合设备
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造