[发明专利]半导体装置的制造方法及半导体装置有效

专利信息
申请号: 201410102742.5 申请日: 2014-03-19
公开(公告)号: CN104064604B 公开(公告)日: 2018-10-19
发明(设计)人: 笼利康明;新井耕一;横山夏树;清水悠佳 申请(专利权)人: 瑞萨电子株式会社
主分类号: H01L29/80 分类号: H01L29/80;H01L21/337
代理公司: 中原信达知识产权代理有限责任公司 11219 代理人: 李亚;穆德骏
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种半导体装置的制造方法及半导体装置,以较高的成品率制造高性能的结FET。该方法包括如下工序:(a)在形成于n+型SiC基板的上部的n‑型漂移层的表面形成n+型源极层;(b)在(a)工序之后,将在n‑型漂移层的上部形成的氧化硅膜(21)作为掩模,对n‑型漂移层的表面进行蚀刻,由此形成按照预定的间隔配置的多个浅槽;(c)在(b)工序之后,使用垂直离子注入法在多个浅槽各自的下部的n‑型漂移层中掺杂氮,由此形成n型反掺杂层;(d)在(c)工序之后,在氧化硅膜及浅槽各自的侧壁形成侧阱间隔物;(e)在(d)工序之后,使用垂直离子注入法在多个浅槽各自的下部的n‑型漂移层中掺杂铝,由此形成p型栅极层。
搜索关键词: 半导体 装置 制造 方法
【主权项】:
1.一种半导体装置的制造方法,在第1导电型的半导体基板的主面形成结型场效应晶体管,该半导体装置的制造方法包括:(a)在所述半导体基板的上部形成第1导电型的漂移层的工序;(b)通过在所述漂移层中掺杂第1杂质,在所述漂移层的表面形成第1导电型的源极层的工序;(c)在所述(b)工序之后,将在所述漂移层的上部形成的第1绝缘膜作为掩模,对所述漂移层的所述表面进行蚀刻,由此在所述漂移层的所述表面形成按照预定的间隔配置的多个槽的工序;(d)在所述(c)工序之后,使用垂直离子注入法在所述多个槽的各自的下部的所述漂移层中掺杂第2杂质,由此在所述多个槽的各自的下部的所述漂移层形成第1导电型的反掺杂层的工序;(e)在所述(d)工序之后,在所述第1绝缘膜及所述槽的各自的侧壁形成由第2绝缘膜构成的侧阱间隔物的工序,所述槽的底部仅有一部分区域被所述侧阱间隔物覆盖,但所述槽的底部的另一部分区域不被所述侧阱间隔物覆盖而露出;以及(f)在所述(e)工序之后,使用垂直离子注入法在所述多个槽的各自的下部的所述漂移层中掺杂第3杂质,由此在所述多个槽的各自的下部的所述漂移层形成第2导电型的栅极层的工序,所述源极层与所述栅极层不接触。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410102742.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top