[发明专利]半导体器件及其制造方法有效
申请号: | 201410104152.6 | 申请日: | 2010-01-07 |
公开(公告)号: | CN103871993A | 公开(公告)日: | 2014-06-18 |
发明(设计)人: | 秋叶俊彦;木村稔;小田切政雄 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H01L23/488 | 分类号: | H01L23/488;H01L25/16;H01L21/78 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人: | 郭放 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及半导体器件及其制造方法。随着近年来半导体工艺的不断缩小,形成于互连层之间的绝缘层不断变薄。为了避免它们之间的寄生电容,低介电常数的材料被用于多层互连中的绝缘层。然而,与传统绝缘层相比,低k材料的强度低。多孔的低k材料在结构上是脆弱的。本发明因此提供一种具有包含低k层的多层互连层的半导体器件的制造方法。根据所述方法,在用锥形刀片在半导体晶片中形成槽之后用比槽宽度更薄的直刀片分割槽的两步切削系统划片中,用锥面覆盖多层互连层部分并进行切削,然后,用与多层互连层部分不接触的薄刀片分割晶片。晶片可以被划片而不损害较脆弱的低k层。 | ||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
【主权项】:
一种半导体器件,包括:(a)芯片安装部分;(b)多个接合构件;(c)半导体芯片,其具有主表面、多个形成于所述主表面上的电极焊盘、与所述主表面相对的背表面、以及在所述主表面和所述背表面之间的侧面,并且安装于所述芯片安装部分上;(d)多个导电构件,用于将所述半导体芯片的所述电极焊盘分别电耦接到所述接合构件;以及(e)密封所述半导体芯片的密封构件,其中,所述半导体芯片具有基材层、形成于基材层之上的半导体元件层、形成于半导体元件层之上的第一互连层、和形成于第一互连层之上的第二互连层,放置在第一互连层中的第一绝缘层的介电常数低于形成于半导体元件层中的金属前绝缘层和放置于第二互连层中的第二绝缘层的每一个的介电常数,所述半导体芯片的侧面具有暴露第一互连层的一部分的第一端面、比第一端面更靠近所述半导体芯片的背表面侧的第二端面、和第一端面和第二端面之间的第三端面,由第一端面相对于所述背表面形成的第一倾角小于由第二端面相对于所述背表面形成的第二倾角,且大于由第三端面相对于所述背表面形成的第三倾角。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410104152.6/,转载请声明来源钻瓜专利网。