[发明专利]一种针对CCSDS规范7/8码率LDPC的高速编码装置及编码方法有效
| 申请号： | 201410106068.8 | 申请日： | 2014-03-20 |
| 公开（公告）号： | CN103873070A | 公开（公告）日： | 2014-06-18 |
| 发明（设计）人： | 陈昕;宋振宇;李申阳;郝胜勇;徐祎志 | 申请（专利权）人： | 航天恒星科技有限公司 |
| 主分类号： | H03M13/11 | 分类号： | H03M13/11 |
| 代理公司： | 中国航天科技专利中心 11009 | 代理人： | 安丽 |
| 地址： | 100086 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种针对CCSDS规范7/8码率LDPC的高速编码装置及编码方法，装置包括：待编码信息处理单元，利用该单元模块使得输入的待编码信息得以并行高速编码；向量循环矩阵处理单元中的14路并行行组结构。同时还公开了一种基于上述编码装置的高速LDPC编码方法。本发明适用于符合CCSDS规范的LDPC高速编码装置中，可在较少的资源开销条件及较低复杂度下实现高速LDPC编码。 | ||
| 搜索关键词： | 一种 针对 ccsds 规范 码率 ldpc 高速 编码 装置 方法 | ||
【主权项】：
一种针对CCSDS规范7/8码率LDPC的高速编码装置，其特征在于包括：待编码信息处理单元和向量循环矩阵处理单元，待编码信息处理单元中包括RAM控制器和14个并行RAM存储器，向量循环矩阵处理单元中包括一级寄存缓冲器、二级寄存缓冲器和多个循环移位寄存器；RAM控制器将外部输入的M<14位并行待编码信息数据同时存储到14个并行RAM存储器中，每个RAM存储器中均存储M<14位并行待编码信息数据；每个RAM存储器中达到半满时，同时对14个RAM进行读出，每个RAM一次读出1比特数据，形成14比特的并行数据并送入向量循环矩阵处理单元中，所述14比特的并行数据与向量循环矩阵处理单元中的多个循环移位寄存器中的数据进行按位异或，按位异或后分别存入两个一级寄存缓冲器内，两个一级寄存缓冲器内的数据再同时输出并进行异或后进入二级寄存缓冲器中形成校验信息比特，即实现了LDPC的高速编码。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于航天恒星科技有限公司，未经航天恒星科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410106068.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
