[发明专利]半导体器件的制造方法

摘要

本发明公开了一种可提高半导体器件的可装配性的技术。在逻辑芯片1上安装存储芯片时，对包括在逻辑芯片的背面上形成的识别标志的识别范围进行成像并对识别范围的图样进行识别，并根据识别结果，将逻辑芯片的多个突起和所述存储芯片的多个突起电极进行位置对准，以将所述存储芯片安装到逻辑芯片上。此时，识别范围的图样与多个突起的阵列图样的任何部分都不相同，结果，可对识别范围的图样中的识别标志确实进行识别，从而可提高将逻辑芯片的多个突起和所述存储芯片的多个突起电极进行位置对准的精度。

主权项

一种半导体器件的制造方法，其特征在于，具有如下工序：工序(a)，即准备第1半导体芯片和第2半导体芯片的工序，所述第1半导体芯片具有第1主面、以及该第1主面的相反侧的第2主面；所述第2半导体芯片具有第1主面、以及该第1主面的相反侧的第2主面；以及工序(b)，即以使所述第1半导体芯片的第2主面与所述第2半导体芯片的第1主面对置的方式在所述第1半导体芯片上搭载所述第2半导体芯片的工序，在所述第1半导体芯片的第2主面上配置有按矩阵状地配置的多个电极垫和识别标志，在所述第2半导体芯片的第1主面上配置有与所述第1半导体芯片的所述多个电极垫对应的多个突起电极，所述工序(b)包括：工序(b1)，即对包括所述第1半导体芯片的第2主面上的所述识别标志的识别范围进行成像并对所述识别范围的图样进行识别的工序；工序(b2)，即根据对所述识别范围的图样进行识别而得到的结果，将所述第1半导体芯片的所述多个电极垫与所述第2半导体芯片的所述多个突起电极进行位置对准的工序；以及工序(b3)，即在所述第1半导体芯片上搭载所述第2半导体芯片，对所述第1半导体芯片的所述多个电极垫和所述第2半导体芯片的所述多个突起电极进行电连接的工序，所述识别范围的图样与所述多个电极垫的阵列图样的任何部分都不相同。