[发明专利]嵌入式锗硅外延位错缺陷的改善方法在审
| 申请号： | 201410111325.7 | 申请日： | 2014-03-24 |
| 公开（公告）号： | CN103943507A | 公开（公告）日： | 2014-07-23 |
| 发明（设计）人： | 周海锋;谭俊;高剑琴;李润领 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 王宏婧 |
| 地址： | 201203 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种嵌入式锗硅外延位错缺陷的改善方法，包括：执行步骤S1：刻蚀去除所述PMOS器件的源极和的漏极；执行步骤S2：在刻蚀去除的所述源极和所述漏极处的沟槽上淀积锗硅种晶过渡层，所述锗硅种晶过渡层的锗质量百分比含量为5%～10%，所述锗硅种晶过渡层的膜层厚度为15～30nm；执行步骤S3：在所述锗硅种晶过渡层上淀积锗硅源极和锗硅漏极。采用本发明嵌入式锗硅外延位错缺陷的改善方法后制备的所述PMOS器件之锗硅源极和锗硅漏极与所述衬底之界面清晰、光滑，位错缺陷极大改善，减小了应变弛豫。 | ||
| 搜索关键词： | 嵌入式 外延 缺陷 改善 方法 | ||
【主权项】：
一种嵌入式锗硅外延位错缺陷的改善方法，其特征在于，所述方法包括：执行步骤S1：刻蚀去除所述PMOS器件的源极和的漏极；执行步骤S2：在刻蚀去除的所述源极和所述漏极处的沟槽上淀积锗硅种晶过渡层，所述锗硅种晶过渡层的锗质量百分比含量为5%～10%，所述锗硅种晶过渡层的膜层厚度为15～30nm；执行步骤S3：在所述锗硅种晶过渡层上淀积锗硅源极和锗硅漏极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410111325.7/，转载请声明来源钻瓜专利网。
- 上一篇：积木式基站基础
- 下一篇：一种利用香根草治理工程渣场和边坡堆积体的技术
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
