[发明专利]金属与N型硅肖特基接触势垒高度的调节方法无效
申请号: | 201410114231.5 | 申请日: | 2014-03-24 |
公开(公告)号: | CN103943495A | 公开(公告)日: | 2014-07-23 |
发明(设计)人: | 刘彦涛;黄福成;田振兴;郝雪东;王斌 | 申请(专利权)人: | 吉林麦吉柯半导体有限公司 |
主分类号: | H01L21/329 | 分类号: | H01L21/329;H01L21/283 |
代理公司: | 长春菁华专利商标代理事务所 22210 | 代理人: | 陶尊新 |
地址: | 132013*** | 国省代码: | 吉林;22 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 金属与N型硅肖特基接触势垒高度的调节方法属于分立半导体器件芯片制造技术领域。在现有技术中尚无能够连续调节和控制肖特基势垒高度的方法。本发明之方法其特征在于,金属与N型硅肖特基接触势垒的形成过程如下,通过金属淀积窗口,在N-外延层上淀积Ni膜、Pt膜;再使其中的Ni、Pt合金化,并通过控制Ni膜、Pt膜的厚度控制NiPt合金中Ni、Pt质量比,在合金化的同时,在N-外延层上表层形成Ni、Pt、Si金属硅化物势垒层,去除未参加金属硅化物反应的NiPt合金。NiPt合金与N型硅肖特基接触势垒高度则能够通过调整NiPt合金中Ni、Pt质量比,在0.75eV到0.84eV之间准确确定,由此获得所需的肖特基二极管电学性质。 | ||
搜索关键词: | 金属 型硅肖特基 接触 势垒高度 调节 方法 | ||
【主权项】:
一种金属与N型硅肖特基接触势垒高度的调节方法,在N+衬底一侧外延一层N‑外延层,热氧化N‑外延层,形成氧化层(1),采用光刻工艺开设P+离子注入窗口并完成P+扩散保护环的制作,采用光刻工艺开设金属淀积窗口,在形成金属与N型硅肖特基接触势垒后,在势垒层(4)上淀积正面金属层(2),并且正面金属层(2)与周边的氧化层(1)搭接,另外,在N+衬底另一侧淀积背面金属层(3),其特征在于,所述金属与N型硅肖特基接触势垒的形成过程如下,通过金属淀积窗口,在N‑外延层上淀积Ni膜、Pt膜;再使其中的Ni、Pt合金化,并通过控制Ni膜、Pt膜的厚度控制NiPt合金中Ni、Pt质量比,在合金化的同时,在N‑外延层上表层形成Ni、Pt、Si金属硅化物势垒层(4),去除未参加金属硅化物反应的NiPt合金。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于吉林麦吉柯半导体有限公司,未经吉林麦吉柯半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410114231.5/,转载请声明来源钻瓜专利网。
- 上一篇:具备双门窗形孔的消声筒端盖组件
- 下一篇:发动机用油气分离装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造