[发明专利]无多图案化冲突的集成电路设计有效
| 申请号： | 201410119998.7 | 申请日： | 2014-03-27 |
| 公开（公告）号： | CN104765900B | 公开（公告）日： | 2018-03-23 |
| 发明（设计）人： | 何建霖;徐金厂;林宏隆;杨稳儒;郑仪侃;欧宗桦;郑文立;谢艮轩;张晴翔;陈庭榆;田丽钧 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 北京德恒律治知识产权代理有限公司11409 | 代理人： | 章社杲,孙征 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及用于通过在未组装的IC单元上实施结构有效性检查来形成多图案化光刻（MPL）兼容的集成电路布局的方法和装置以加强避免组装后的MPL冲突的设计约束。在一些实施例中，通过生成具有多图案化设计层的多个未组装的集成电路（IC）单元实施该方法。在未组装的IC单元上实施结构有效性检查以识别出具有设置在包括有潜在的多图案化着色冲突的图案中的模型的违规的IC单元。调整违规的IC单元中的设计模型以获得多个无违规的IC单元。然后，组装多个无违规的IC单元以形成MPL兼容的IC布局。由于MPL兼容的IC布局没有着色冲突，所以进行分解算法的操作而不实施组装后颜色冲突检查。 | ||
| 搜索关键词： | 图案 冲突 集成电路设计 | ||
【主权项】：
一种用于开发多图案化光刻(MPL)兼容的集成电路布局的方法，包括：生成具有多图案化设计层的多个未组装的集成电路IC单元；在所述多个未组装的IC单元上实施结构有效性检查，以识别出具有设置在包含有潜在的多图案化着色冲突的图案中的设计模型的违规IC单元；调整所述违规IC单元中的设计模型，以消除所述潜在的多图案化着色冲突并形成多个无违规IC单元；以及组装所述多个无违规IC单元以形成没有所述多图案化着色冲突的多图案化光刻兼容的IC布局。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410119998.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种塑性成形摩擦特性测算方法
- 下一篇：一种数据访问系统、方法及装置
