[发明专利]PMOS制造工艺中减少e‑SiGe晶格缺陷的方法有效

专利信息
申请号: 201410125554.4 申请日: 2014-03-31
公开(公告)号: CN103871850B 公开(公告)日: 2017-07-25
发明(设计)人: 曹威;江润峰 申请(专利权)人: 上海华力微电子有限公司
主分类号: H01L21/20 分类号: H01L21/20;H01L21/336
代理公司: 上海天辰知识产权代理事务所(特殊普通合伙)31275 代理人: 吴世华,林彦之
地址: 201210 上海市浦*** 国省代码: 上海;31
权利要求书: 暂无信息 说明书: 暂无信息
摘要: 发明公开了一种PMOS制造工艺中减少e‑SiGe晶格缺陷的方法,其包括对硅片的硅衬底形貌刻蚀并清洗;外延生长前的预清洗;将硅片放入外延生长机台的刻蚀腔室,对硅片进行干法刻蚀,以去除自然氧化层;将硅片放入外延工艺腔室,对硅片进行SiGe外延生长工艺。本发明通过对硅片在进入外延机台前生成的自然氧化层进行原位刻蚀,避免了自然氧化层对外延工艺及后续工艺造成的晶格缺陷,从而减少器件失效,提高硅片的良率,同时减少工艺生产中的返工,缩短产品的生产周期和生产成本。
搜索关键词: pmos 制造 工艺 减少 sige 晶格 缺陷 方法
【主权项】:
一种PMOS制造工艺中减少e‑SiGe晶格缺陷的方法,其特征在于,其包括以下步骤:步骤S01,对硅片的硅衬底形貌刻蚀并清洗;步骤S02,外延生长前的预清洗,在清洗机台上完成,清洗介质为含臭氧的去离子水、SC‑1和HF酸,以去除硅片表面的氧化层、表面沾污和表面钝化;步骤S03,将硅片放入外延生长机台内,该外延生长机台具有刻蚀腔室和外延工艺腔室,先将硅片放入刻蚀腔室,对硅片进行干法刻蚀,该干法刻蚀过程在外延生长机台内完成,以去除其在预清洗后放入外延生长机台前生成的自然氧化层;其中,干法刻蚀的介质含有NF3和/或NH3气体,在干法刻蚀前进行介质气体离子化,与自然氧化层反应生成固体生成物,并在干法刻蚀后通过加热使该生成物挥发去除;步骤S04,将硅片放入外延工艺腔室,对硅片进行SiGe外延生长工艺。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410125554.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top