[发明专利]一种阵列基板的制作方法、阵列基板及显示装置在审
申请号: | 201410126488.2 | 申请日: | 2014-03-31 |
公开(公告)号: | CN103915380A | 公开(公告)日: | 2014-07-09 |
发明(设计)人: | 张金中 | 申请(专利权)人: | 京东方科技集团股份有限公司;北京京东方光电科技有限公司 |
主分类号: | H01L21/77 | 分类号: | H01L21/77;H01L21/28;H01L27/02;H01L29/423 |
代理公司: | 北京同达信恒知识产权代理有限公司 11291 | 代理人: | 黄志华 |
地址: | 100015 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及液晶显示领域,尤其涉及一种阵列基板的制作方法、阵列基板及显示装置;本发明实施例提供了一种阵列基板,该阵列基板的源极和漏极与栅极图形之间的栅极绝缘层的厚度大于有源层与栅极图形之间的栅极绝缘层的厚度;由于源极和漏极与栅极图形之间的栅极绝缘层的厚度较厚,使源极和漏极与栅极之间的电容减小,降低了源极、漏极与栅极对应的电容,减少了像素负载,降低了整个显示器件的功耗,减少了不必要的功耗,同时不影响阵列基板的显示效果。 | ||
搜索关键词: | 一种 阵列 制作方法 显示装置 | ||
【主权项】:
一种阵列基板的制作方法,其特征在于,该方法包括:采用一次构图工艺对源极和漏极之间区域的栅极绝缘层进行部分刻蚀处理;通过一次构图工艺形成有源层,所述有源层覆盖所述栅极绝缘层部分刻蚀区域;通过一次构图工艺形成栅极图形,所述栅极图形覆盖栅极绝缘层部分刻蚀区域,及源极和漏极对应的栅极绝缘层区域;其中,所述栅极图形和所述有源层位于栅极绝缘层不同侧,且所述源极和漏极与所述栅极图形之间的栅极绝缘层的厚度大于所述源极和漏极之间有源层与所述栅极图形之间的栅极绝缘层的厚度。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司;北京京东方光电科技有限公司,未经京东方科技集团股份有限公司;北京京东方光电科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410126488.2/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造