[发明专利]TiN复合硬掩膜、用于形成互连层结构的硬掩及互连层的制作方法有效
申请号: | 201410127662.5 | 申请日: | 2014-03-31 |
公开(公告)号: | CN104952707B | 公开(公告)日: | 2018-07-20 |
发明(设计)人: | 周鸣 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/033 | 分类号: | H01L21/033;H01L21/768 |
代理公司: | 北京康信知识产权代理有限责任公司 11240 | 代理人: | 吴贵明;张永明 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本申请公开了一种TiN复合硬掩膜、用于形成互连层结构的掩膜及互连层的制作方法。该TiN复合硬掩膜包括至少一组掩膜组件,其中掩膜组件包括:第一掩模层,靠近待刻蚀器件表面设置;第二掩模层,设置在第一掩模层远离待刻蚀器件的一侧;第二掩模层为氮化钛层,第一掩模层的硬度低于第二硬掩层的硬度。通过将氮化钛层设置在上方,以提高TiN复合硬掩膜的硬度,进而有利于在刻蚀过程为半导体器件提供保护,同时通过降低TiN的层厚,减少抛光时TiN碎片的数量,进而减少TiN残留物。 | ||
搜索关键词: | tin 复合 硬掩膜 用于 形成 互连 结构 制作方法 | ||
【主权项】:
1.一种互连层的制作方法,其特征在于,所述制作方法包括以下步骤:在Si衬底上依次形成SiO2介质层、SiOC掩膜层以及由4组SiCN/TiN组成的TiN复合硬掩膜,其中,各组SiCN/TiN中,所述SiCN的高度
所述TiN的高度
形成所述TiN的反应条件为:以TiCl4和NH3为反应气体,TiCl4的流量为400sccm,NH3的流量为300sccm,反应室内的压强为5torr,沉积温度为500℃,沉积时间为15秒;刻蚀所述TiN复合硬掩膜、所述SiOC掩膜层和所述SiO2介质层形成通孔,通过电镀工艺在通孔中形成Cu预备层,以及采用化学机械抛光去除SiO2介质层上的所述TiN复合硬掩膜、所述SiOC掩膜层和所述Cu预备层的步骤;化学机械抛光的工艺条件为:研磨头上施加的压力为220g/cm2,研磨头的转速为85r/min,抛光液的流速260mL/min,抛光温度为35℃,抛光时间为35秒。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410127662.5/,转载请声明来源钻瓜专利网。
- 上一篇:一种半导体器件的制造方法
- 下一篇:涂层的形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造