[发明专利]一种用于动力调谐陀螺仪再平衡回路的数字式解调电路

摘要

本发明属于动力调谐陀螺仪再平衡回路解调技术领域，具体涉及一种用于动力调谐陀螺仪再平衡回路的数字式解调电路，由时钟源、FPGA芯片、DDS芯片和高速AD采样芯片组成；在FPGA芯片中设计实现以下单元PLL锁相环倍频单元、AD采样时钟产生单元、相位调整单元、AD采样控制单元、DDS芯片时钟产生单元和DDS芯片控制单元；当陀螺转子位置相对壳体发生变化时，传感器线圈输出含有转子位置信息的正弦波载波信号；主时钟Fm经过AD采样时钟产生单元进行分频，得到频率同样为Fjici的矩形波脉冲选通信号，该信号选通高速AD采样芯片进行实时采样，采样频率与激磁频率相同且相位差恒定；通过AD采样控制单元读取转换后的数字量，该数字量即为解调后的直流信号。

主权项

一种用于动力调谐陀螺仪再平衡回路的数字式解调电路，其特征在于，由时钟源、FPGA芯片、DDS芯片和高速AD采样芯片组成；时钟源为整个系统的基准时钟，其他时钟皆为该时钟经过变换得到；在FPGA芯片中设计实现以下单元：PLL锁相环倍频单元、AD采样时钟产生单元、相位调整单元、AD采样控制单元、DDS芯片时钟产生单元和DDS芯片控制单元；时钟源通过FPGA芯片内部的PLL锁相环倍频单元进行四倍频，倍频后得到的时钟作为FPGA的主时钟Fm，FPGA内部的时序逻辑都运行在该时钟下；主时钟Fm经过DDS芯片时钟产生单元进行一次分频得到DDS芯片的工作时钟FDDS；DDS芯片控制单元按照控制流程将控制字写入DDS芯片，控制DDS芯片的工作时钟FDDS在DDS芯片内部进行二次分频，得到时钟Fjici，在DDS芯片内部产生频率为Fjici的正弦波激磁信号，该正弦波激磁信号在外部经过功率放大进入动力调谐陀螺仪传感器线圈；当陀螺转子位置相对壳体发生变化时，传感器线圈输出含有转子位置信息的正弦波载波信号；载波信号频率为Fjici；主时钟Fm经过AD采样时钟产生单元进行分频，得到频率同样为Fjici的矩形波脉冲选通信号，该信号选通高速AD采样芯片进行实时采样，采样频率与激磁频率相同且相位差恒定；通过FPGA中的相位调整单元，对频率为Fjici的矩形波脉冲选通信号进行精确延时，控制采样时刻位于传感器正弦波输出信号的波峰位置；通过AD采样控制单元读取转换后的数字量，该数字量即为解调后的直流信号。