[发明专利]一种整数域混沌电路

摘要

本发明公开了一种整数域混沌电路，包括均匀噪声信号发生电路（N1）、采样保持电路（N2）、译码电路（N3）、迭代电路（N4）、D/A转换电路（N5）五个部分组成，均匀噪声信号发生电路（N1）的输出端A与采样保持电路（N2）的输入端B相连；采样保持电路（N2）的输出端C分别与译码电路（N3）的四个输入端D0、D1、D2、D3相连；译码电路（N3）的输出端E0与迭代电路（N4）中XOR0的输入端相连，输出端E1与XOR1的输入端相连，输出端E2与XOR2的输入端相连，输出端E3与XOR3的输入端相连；迭代电路N4中XOR0、XOR1、XOR2、XOR3的输出端与D/A转换电路N5中DAC1的输入端相连，迭代电路N4中XOR0、XOR1、XOR2、XOR3的输入端与D/A转换电路N5中DAC2的输入端相连。本发明从本质上解决有限精度效应所带来的动力学退化问题。

主权项

一种整数域混沌电路，其特征在于：包括均匀噪声信号发生电路(N1)、采样保持电路(N2)、译码电路(N3)、迭代电路(N4)、D/A转换电路(N5)五个部分，产生0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15共16个数字符号的整数域混沌信号，其连接关系为：(1)所述均匀噪声信号发生电路(N1)的输出端A与采样保持电路(N2)的输入端B相连；(2)所述采样保持电路(N2)的输出端C分别与译码电路(N3)的四个输入端D0、D1、D2、D3相连；(3)所述译码电路(N3)的输出端E0与迭代电路(N4)中第一异或门电路(XOR0)的输入端相连，输出端E1与第二异或门电路(XOR1)的输入端相连，输出端E2与第三异或门电路(XOR2)的输入端相连，输出端E3与第四异或门电路(XOR3)的输入端相连；(4)所述迭代电路(N4)中第一异或门电路(XOR0)、第二异或门电路(XOR1)、第三异或门电路(XOR2)、第四异或门电路(XOR3)的输出端与D/A转换电路(N5)中DAC1的输入端相连，迭代电路(N4)中第一异或门电路(XOR0)、第二异或门电路(XOR1)、第三异或门电路(XOR2)、第四异或门电路(XOR3)的输入端与D/A转换电路(N5)中DAC2的输入端相连；通过调节所述译码电路(N3)中四个比较器Comparator0、Comparator1、Comparator2、Comparator3的比较电压，分别满足0V、1V、2V、3V时，所述整数域混沌电路产生0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15共16个数字符号的整数域混沌信号；所述均匀噪声信号发生电路(N1),芯片MM5837为宽带白噪声信号发生器，通过10Hz到40Hz的每倍频程3dB滤波器，产生白噪声信号ξ(t)；噪声从20Hz到20kHz整个频段内有着平坦的均匀分布；输出叠加在8.5V直流电平上的1VP‑P噪声；所述均匀噪声信号发生电路(N1)的输出ξ(t)为叠加在8.5V直流电平上的1VP‑P噪声，故需要进行电平转换，通过转换之后输出η(t)为0～4V的均匀噪声信号；电平转换电路中的各个电阻值为R5＝R6＝R8＝R9＝10kΩ，R7＝40kΩ；所述采样保持电路(N2)，芯片型号为LF398；电源电压为V+＝+15V，V‑＝‑15V；3脚为模拟信号输入，5脚为输出，电容CF＝0.01～0.1μF；所述译码电路(N3)，译码电路(N3)中的比较器电路，各个电阻的参数值为R10＝13.5kΩ，R11＝1kΩ，R12＝10kΩ，R13＝40kΩ，R14＝R15＝R16＝10kΩ，移位电平的大小为E＝4V；比较器输入输出的逻辑关系为：ifη(n)>U1,thenη1=1ifη(n)<Ui,thenηi=0]]>进一步得译码电路(N3)输入输出关系为：(1)当3V<η(t)≤4V时，η3＝η2＝η1＝η0＝1，得(2)当2V<η(t)≤3V时，η3＝0,η2＝η1＝η0＝1，得(3)当1V<η(t)≤2V时，η3＝η2＝0,η1＝η0＝1，得(4)当0V≤η(t)≤1V时，η3＝η2＝η1＝0,η0＝1，得当输出的噪声满足0V≤η(t)≤4V，并且η(t)是一个等概分布在[0V,4V]之间的随机信号，并且sn的大小和四个区间的对应关系为通过上述比较，可知sn和都是等概分布的随机信号，两者之间的关系满足：设N＝4，得基本IDCS的迭代方程为式中sn∈{0,1,2,LN‑1}＝{0,1,2,3}；通过比较(1)～(7)式，进一步得(7)式的另一种等价的数学表达式如下：根据(8)式，得对应迭代方程的电路设计图；所述D/A转换电路(N5)，其中R17＝10kΩ,R18＝2kΩ,R19＝60kΩ,R20＝R21＝10kΩ；D/A转换电路(N5)的芯片为DAC0832，将其设计成为一个直通模式，即只要输入一个四位二进制数就能立刻转换成为对应的整数信号xn；逻辑对应关系为：当输入为时，对应D/A转换器输出为xn＝0V，当输入为时，对应的输出为xn＝1V，当输入为时，对应的输出为xn＝2V，……，当输入为时，对应的输出为xn＝15V，调节电阻R19的大小来实现这种对应关系；所述IDCS总电路设计图通过调节译码电路(N3)中四个比较器Comparator0、Comparator1、Comparator2、Comparator3的比较电压，分别满足0V、1V、2V、3V时，所述整数域混沌电路产生0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15共16个数字符号的整数域混沌信号。