[发明专利]互连结构的形成方法有效
申请号: | 201410133369.X | 申请日: | 2014-04-03 |
公开(公告)号: | CN104979271B | 公开(公告)日: | 2018-03-30 |
发明(设计)人: | 张海洋;任佳 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 北京集佳知识产权代理有限公司11227 | 代理人: | 骆苏华 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种互连结构的形成方法,包括在半导体衬底上形成介电层后,在介电层上形成以金属掩模为材料的第一掩模,之后在第一掩模上形成第二掩模,并以第二掩模为掩模进行第一刻蚀,在介电层内形成通孔;之后去除第二掩模露出第一掩模后,以第一掩模为掩模进行第二刻蚀,在介电层内形成沟槽,且第二刻蚀采用非氟基的刻蚀剂。在第二刻蚀过程中,采用的刻蚀剂为非氟基刻蚀剂,从而有效避免在第二刻蚀工艺中,氟离子与金属掩模反应形成含有金属氟化物的副产物,以及避免这部分金属氟化物与介电层进一步反应造成介电层损伤,从而降低刻蚀工艺对于介电层损伤。 | ||
搜索关键词: | 互连 结构 形成 方法 | ||
【主权项】:
一种互连结构的形成方法,用于形成具有大马士革结构的互连结构,其特征在于,所述形成方法包括:提供半导体衬底;在所述半导体衬底上形成介电层;在所述介电层上形成用于在介电层中形成沟槽的第一掩模,所述第一掩模为金属掩模;其中,用于在介电层中形成沟槽的第一掩模的形成方式为:在介电层上形成第一硬掩模层,在所述第一硬掩模层上由下至上依次形成氧化硅层、光优化层、硅抗反射层和第一光刻胶层;之后经曝光显影工艺后,在所述第一光刻胶层内形成沟槽图案,并沿着所述沟槽图案,刻蚀所述硅抗反射层、光优化层、氧化硅层和第一硬掩模层,将沟槽图案转移至所述第一硬掩模层内,以形成用于在介电层中形成沟槽的第一掩模;在所述第一掩模上形成用于在介电层中形成通孔的第二掩模;以所述第二掩模为掩模对所述介电层进行第一刻蚀,以在所述介电层中形成通孔;去除所述第二掩模露出所述第一掩模;以所述第一掩模为掩模对所述介电层进行第二刻蚀,以在所述介电层中形成沟槽,所述第二刻蚀采用非氟基刻蚀剂。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410133369.X/,转载请声明来源钻瓜专利网。
- 上一篇:一种烟气冷却装置
- 下一篇:用于对基板进行等离子切割的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造