[发明专利]浮栅结构的制备方法在审
| 申请号： | 201410134640.1 | 申请日： | 2014-04-03 |
| 公开（公告）号： | CN103943478A | 公开（公告）日： | 2014-07-23 |
| 发明（设计）人： | 周俊;洪齐元;黄建冬 | 申请（专利权）人： | 武汉新芯集成电路制造有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/321 |
| 代理公司： | 上海申新律师事务所 31272 | 代理人： | 吴俊 |
| 地址： | 430205 湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种浮栅结构的制备方法，包括如下步骤：提供一半导体结构，该半导体结构包括半导体衬底和位于半导体衬底上方的辅助层；部分刻蚀半导体结构形成浅沟槽隔离后，继续沉积氧化物充满所述浅沟槽隔离，并进行平坦化工艺，形成浅沟槽隔离氧化层；继续去除剩余的辅助层，以在相邻的浅沟槽隔离氧化层之间形成凹槽；沉积多晶硅层充满所述凹槽并覆盖浅沟槽隔离氧化层的上表面后，采用化学机械研磨工艺研磨多晶硅层以达到预定的浮栅厚度之后停止，形成浮栅结构。本发明通过浅沟槽隔离氧化层和有源区的台阶高度差异以及对浅沟槽隔离氧化层和多晶硅层采用化学机械研磨的方式实现浮栅和有源区的自对准进一步提高存储器单元的可靠性。 | ||
| 搜索关键词： | 结构 制备 方法 | ||
【主权项】：
一种浮栅结构的制备方法，其特征在于，包括如下步骤：提供一半导体结构，所述半导体结构包括半导体衬底和位于所述半导体衬底上方的辅助层；部分刻蚀所述半导体结构形成浅沟槽隔离后，继续沉积氧化物充满所述浅沟槽隔离，并进行平坦化工艺，形成浅沟槽隔离氧化层；继续去除剩余的辅助层，以在相邻的浅沟槽隔离氧化层之间形成凹槽；沉积多晶硅层充满所述凹槽并覆盖所述浅沟槽隔离氧化层的上表面后，采用化学机械研磨工艺研磨所述多晶硅层以达到预定的浮栅厚度之后停止，形成浮栅结构。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司，未经武汉新芯集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410134640.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
