[发明专利]半导体器件的制造方法

摘要

本发明提供一种半导体器件的制造方法，提高了半导体器件的性能和可靠性。在半导体衬底（SB）上，在形成第lMISFET用的栅电极（GE2）和第2MISFET用的虚拟栅电极之后，在栅电极（GE2）上局部地形成绝缘膜（DB）。然后，在半导体衬底（SB）上，以覆盖虚拟栅电极、栅电极（GE2）及绝缘膜（DB）的方式形成绝缘膜（IL3）。然后，通过对绝缘膜（IL3）进行研磨来使虚拟栅电极露出。在该研磨时，在绝缘膜（DB）的研磨速度小于绝缘膜（IL3）的研磨速度的条件下对绝缘膜（IL3）进行研磨。然后，在除去虚拟栅电极之后，在除去了虚拟栅电极的区域形成上述第2MISFET用的栅电极。

主权项

一种半导体器件的制造方法，其特征在于，包括以下工序：（a）准备半导体衬底的工序；（b）在所述半导体衬底上形成第1MISFET用的第1栅电极和第2MISFET用的虚拟栅电极的工序；（c）在所述第1栅电极上局部地形成第1膜的工序；（d）在所述半导体衬底上以覆盖所述第1栅电极、所述虚拟栅电极及所述第1膜的方式形成绝缘膜的工序；（e）通过对所述绝缘膜进行研磨而使所述虚拟栅电极露出的工序；（f）在所述（e）工序后除去所述虚拟栅电极的工序；（g）以填埋在所述（f）工序中除去了所述虚拟栅电极的区域即槽的方式在所述绝缘膜上形成导电膜的工序；（h）通过对所述导电膜进行研磨来除去所述槽的外部的所述导电膜，并通过在所述槽内留存所述导电膜来形成所述第2MISFET用的第2栅电极的工序，在所述（e）工序中，在所述第1膜的研磨速度小于所述绝缘膜的研磨速度的条件下对所述绝缘膜进行研磨。