[发明专利]CMOS器件结构及其制作方法有效
申请号: | 201410136567.1 | 申请日: | 2014-04-04 |
公开(公告)号: | CN104979290B | 公开(公告)日: | 2018-08-10 |
发明(设计)人: | 赵杰 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L21/28;H01L27/092 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 高静;骆苏华 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种CMOS器件结构及其制作方法,包括:提供衬底;形成伪栅以及与伪栅齐平的介质层;形成开口;在开口中覆盖PMOS功函数层并形成金属栅极结构;对金属栅极结构进行热处理,使处理后的PMOS功函数层的功函数位于第一功函数与第二功函数之间。本发明具有以下优点:有利于方便CMOS器件的后续制造步骤中对PMOS区域以及NMOS区域中分别将要形成的PMOS器件以及NMOS器件的功函数进行进一步调整,进而比较灵活的对后续将形成的PMOS器件以及NMOS器件进行功函数的调整;在一定程度上简化了流程并节省了空间体积;不会增加其它的制造工序,例如前期的源漏区掺杂等步骤的难度和复杂程度。 | ||
搜索关键词: | cmos 器件 结构 及其 制作方法 | ||
【主权项】:
1.一种CMOS器件的制作方法,其特征在于,包括:提供衬底,所述衬底包括PMOS区域以及NMOS区域,所述PMOS区域用于形成具有第一功函数的PMOS,所述NMOS区域用于形成具有第二功函数的NMOS;在PMOS区域以及NMOS区域的衬底上形成多个伪栅以及与所述伪栅齐平的介质层;去除所述多个伪栅,在所述PMOS区域以及NMOS区域的介质层中形成开口;在所述PMOS区域以及NMOS区域的开口中覆盖PMOS功函数层;在覆盖有所述PMOS功函数层的PMOS区域以及NMOS区域所述开口中形成金属栅极结构;对所述金属栅极结构进行热处理,且进行热处理前不去除NMOS区域的部分PMOS功函数层,使所述金属栅极结构的金属扩散至所述PMOS功函数层,以减小PMOS功函数层的功函数,使PMOS区域以及NMOS区域处理后的PMOS功函数层的功函数位于所述第一功函数与所述第二功函数之间。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410136567.1/,转载请声明来源钻瓜专利网。
- 上一篇:一种半导体器件的制造方法
- 下一篇:无菌层流床
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造