[发明专利]HDMI延长器发射终端、接收终端及延长器传输系统

摘要

本发明公开了HDMI延长器发射终端、接收终端及延长器传输系统，其中，发射终端，包括HDMI连接器模块、第一HDMI处理模块、HDMI输出驱动模块和第一RJ45网络接口；所述HDMI连接器模块、第一HDMI处理模块、HDM I输出驱动模块和第一RJ45网络接口依次连接。通过HDMI连接器模块接收高清信号播放源输出的HDMI信号，由第一HDMI处理模块对HDMI信号进行处理和解码后，再由HDMI输出驱动模块将解码后的HDMI信号进行耦合处理，然后通过第一RJ45网络接口将HDMI信号输出至接收终端，实现单根网线传输HDMI信号的效果，是本领域一极大进步。

主权项

一种HDMI延长器发射终端，其特征在于，包括：用于接收高清信号播放源输出的HDMI信号的HDMI连接器模块；用于对所述HDMI信号进行处理和解码的第一HDMI处理模块；用于对HDMI处理模块输出的信号进行处理输出交流耦合信号的HDMI输出驱动模块；用于输出HDMI信号的第一RJ45网络接口；EDID开关；用于将EDID开关输出的信号反馈给第一HDMI处理模块的第一单片机控制器；第一红外接收接口；第一红外发射接口；用于对红外信号进行驱动和放大的第一驱动模块；用于防止HDMI时钟信号与地短路的第一隔离单元；所述HDMI连接器模块、第一HDMI处理模块、HDM I输出驱动模块和第一RJ45网络接口依次连接；所述EDID开关通过第一单片机控制器连接第一HDMI处理模块；所述第一红外接收接口和第一红外发射接口通过所述第一驱动模块连接HDMI输出驱动模块和第一RJ45网络接口，所述第一隔离单元连接所述HDMI输出驱动模块和第一RJ45网络接口；所述HDMI连接器模块包括HDMI输入连接器、第一ESD芯片和第二ESD芯片；所述第一ESD芯片和第二ESD芯片均采用型号为ESD5V3U4U‑HDMI的集成芯片；第一HDMI处理模块包括型号为SII9187的HDMI处理器和型号为MC74LVXT4052的模拟多路复用器；HDMI输出驱动模块包括第一交流耦合单元，及型号为MAX3814的第一驱动芯片和第二驱动芯片，所述第一交流耦合单元包括第一电容、第二电容、第三电容、第四电容、第五电容、第六电容、第七电容和第八电容；所述HDMI输入连接器的RXC‑端连接第一ESD芯片的第1端、所述HDMI输入连接器的RXC+端连接第一ESD芯片的第2端、所述HDMI输入连接器的RX0‑端连接第一ESD芯片的第4端、所述HDMI输入连接器的RX0+端连接第一ESD芯片的第5端、所述HDMI输入连接器的RX1‑端连接第二ESD芯片的第1端、所述HDMI输入连接器的RX1+端连接第二ESD芯片的第2端、所述HDMI输入连接器的RX2‑端连接第二ESD芯片的第4端、所述HDMI输入连接器的RX2+端连接第二ESD芯片的第5端；所述HDMI处理器的RXC‑端连接第一ESD芯片的9端，所述HDMI处理器的RXC+端连接第一ESD芯片的8端，所述HDMI处理器的RX0‑端连接第一ESD芯片的7端，所述HDMI处理器的RX0+端连接第一ESD芯片的6端，所述HDMI处理器的RX1‑端连接第二ESD芯片的9端，所述HDMI处理器的RX1+端连接第二ESD芯片的8端，所述HDMI处理器的RX2‑端连接第二ESD芯片的7端，所述HDMI处理器的RX2+端连接第二ESD芯片的6端；所述HDMI处理器的INT端连接所述第一单片机控制器，所述HDMI处理器的CSDA端连接模拟多路复用器的X1端和第一单片机控制器，所述HDMI处理器的CSCL端连接模拟多路复用器的Y1端和第一单片机控制器，所述HDMI处理器的DSCL端连接模拟多路复用器的Y0端，所述HDMI处理器的DSDA端连接模拟多路复用器的X0端；所述HDMI处理器的CBUS‑HID端连接HDMI输入连接器的HTPLUG端，所述模拟多路复用器的X端连接HDMI输入连接器的SDA端，所述模拟多路复用器的Y端连接HDMI输入连接器的SCL端；所述第一驱动芯片的INA+端和第二驱动芯片的IND‑端连接HDMI处理器的TXC‑端，所述第一驱动芯片的INA‑端和第二驱动芯片的IND+端连接HDMI处理器的TXC+端，所述第一驱动芯片的INB+端和第二驱动芯片的INC‑端连接HDMI处理器的TX0‑端，所述第一驱动芯片的INB‑端和第二驱动芯片的INC+端连接HDMI处理器的TX0+端，所述第一驱动芯片的INC+端和第二驱动芯片的INB‑端连接HDMI处理器的TX1‑端，所述第一驱动芯片的INC‑端和第二驱动芯片的INB+端连接HDMI处理器的TX1+端，所述第一驱动芯片的IND+端和第二驱动芯片的INA‑端连接HDMI处理器的TX2‑端，所述第一驱动芯片的IND‑端和第二驱动芯片的INA+端连接HDMI处理器的TX2+端；所述第一驱动芯片的OUTB+端和第二驱动芯片的OUTC‑端通过第二电容连接第一RJ45网络接口的RX‑D2‑端；所述第一驱动芯片的OUTB‑端和第二驱动芯片的OUTC+端通过第七电容连接第一RJ45网络接口的RX‑D2+端；所述第一驱动芯片的OUTC+端和第二驱动芯片的OUTB‑端通过第八电容连接第一RJ45网络接口的BI_D3‑端，所述第一驱动芯片的OUTC‑端和第二驱动芯片的OUTB+端通过第三电容连接第一RJ45网络接口的BI‑D3+端；所述第一驱动芯片的OUTD‑端和第二驱动芯片的OUTA+端通过第四电容连接第一RJ45网络接口的TX_D1+端，所述第一驱动芯片的OUTD+端和第二驱动芯片的OUTA‑端通过第一电容连接第一RJ45网络接口的TX_D1‑端，所述第一驱动芯片的OUTA+端和第二驱动芯片的OUTD‑端通过第五电容连接第一RJ45网络接口的BI‑D4‑端，所述第一驱动芯片的OUTA‑端和第二驱动芯片的OUTD+端通过第六电容连接第一RJ45网络接口的BI‑D4+端。