[发明专利]一种改进型的sigma-delta调制器及其操作方法

摘要

本发明公布了一种改进的用于小数频率综合器的sigma‑delta调制器及其操作方法。电路部分包括：第一累加器单元模块、累加器级联单元模块。本发明提供的调制器操作方法与传统的调制器操作方法相比，主要不同之处在于：本发明的第一累加器单元模块的第一累加器单元的第一输入端信号由直流信号与微扰信号两部分组成。本发明通过对第一输入端信号的改进，其对噪声的整形效果高于传统的sigma‑delta调制器。

主权项

1.一种改进型sigma‑delta调制器，包括：第一累加器单元模块(s1)，包括第一累加器单元(100)、第一加法器、第一锁存器(101)，第一累加器单元(100)包括第一输入端(x1)和第二输入端(y1)、信号输出端(O1)以及进位输出端(c1)，第一加法器用于对第一累加器单元(100)的进位输出端(c1)的输出信号和第二加法器的输出信号进行相加并输出控制信号，第一锁存器(101)用于对于第一累加器单元(100)的信号输出端(O1)的输出信号进行锁存和延迟并输入到所述第一累加器单元(100)的第二输入端(y1)，其中，第一累加器单元(100)的信号输出端(O1)的输出信号输出到第二累加器单元(200)的第一输入端(x2)；至少一个累加器级联单元模块，包括第二累加器单元(200)、第二加法器、第三加法器、第二锁存器(201)、第三锁存器(203)，第二累加器单元(200)包括第一输入端(x2)和第二输入端(y2)、信号输出端(O2)以及进位输出端(c2)，第二加法器用于对第三加法器输出信号及第三加法器输出信号经过锁存后的信号进行相加，并输出到所述第一加法器，第三加法器用于对第二累加器单元(200)的进位输出端(c2)的输出信号输出到所述第二加法器及第三锁存器(203)，第二锁存器(201)用于对于第二累加器单元(200)的信号输出端(O2)的输出信号进行锁存和延迟并输入到所述第二累加器单元(200)的第二输入端(y2)，第三锁存器用于对所述第三加法器的输出信号进行锁存和延迟并输出到所述第二加法器；其特征在于，所述第一累加器单元(100)的第一输入端(x1)的输入信号包括直流信号和微扰信号，所述微扰信号为包括加入微扰项的交流信号。