[发明专利]带隙基准电路

摘要

一种带隙基准电路，包括带隙核心单元和输出单元。所述带隙核心单元包括第一PNP三极管、第二PNP三极管、第三PNP三极管、第四PNP三极管、第一PMOS管、第二PMOS管、运算放大器以及偏置电阻；所述输出单元包括第五PNP三极管和第三PMOS管，所述第三PNP三极管、第四PNP三极管以及第五PNP三极管的电流增益相等。本发明技术方案提供的带隙基准电路消除了三极管的电流增益对其输出的基准电压的影响，提高了所述基准电压的稳定性。

主权项

一种带隙基准电路，其特征在于，包括带隙核心单元和输出单元：所述带隙核心单元包括第一PNP三极管、第二PNP三极管、第三PNP三极管、第四PNP三极管、第一PMOS管、第二PMOS管、运算放大器以及偏置电阻；所述第一PMOS管的栅极连接所述第二PMOS管的栅极和所述运算放大器的输出端，所述第一PMOS管的源极适于连接第一电源线，所述第一PMOS管的漏极连接所述第三PNP三极管的发射极；所述第二PMOS管的源极适于连接所述第一电源线，所述第二PMOS管的漏极连接所述第四PNP三极管的发射极；所述第三PNP三极管的基极适于输入第一偏置电流，所述第三PNP三极管的集电极连接所述运算放大器的第一输入端和所述偏置电阻的一端；所述偏置电阻的另一端连接所述第一PNP三极管的发射极；所述第四PNP三极管的基极适于输入第二偏置电流，所述第四PNP三极管的集电极连接所述运算放大器的第二输入端和所述第二PNP三极管的发射极；所述第一PNP三极管的基极、所述第一PNP三极管的集电极、所述第二PNP三极管的基极以及所述第二PNP三极管的集电极均适于连接第二电源线，所述第二电源线提供的电源电压低于所述第一电源线提供的电源电压；所述输出单元包括第五PNP三极管和第三PMOS管，所述第三PNP三极管、第四PNP三极管以及第五PNP三极管的电流增益相等；所述第三PMOS管的栅极连接所述第一PMOS管的栅极，所述第三PMOS管的源极适于连接所述第一电源线，所述第三PMOS管的漏极连接所述第五PNP三极管的发射极并适于输出基准电压；所述第五PNP三极管的基极和所述第五PNP三极管的集电极均适于连接所述第二电源线。