[发明专利]一种基于改进的Montgomery模乘算法的可扩展模乘器电路

摘要

本发明属于高性能公钥密码学集成电路设计技术领域，具体为一种基于改进的Montgomery模乘算法的可扩展模乘器电路。本发明通过引入一个额外的参数，使得Montgomery域的数据位宽相比原来得以减小，从而减小整个系统的硬件开销。本发明还基于上述算法，设计了一个高性能可扩展乘法器电路。其主要由时序控制器、部分积产生电路、进位保存加法器压缩树电路、部分积反馈电路、模乘器扩展相关电路和时序控制器构成；其使得较大位宽的模乘可以通过多个模乘器联合起来实现，计算延时降低，扩展性能良好，模乘效率显著提高。

主权项

一种基于改进的Montgomery模乘算法的可扩展模乘器电路，其特征在于：其包括部分积产生电路、第一级PCSA压缩树、第二级PCSA压缩树、部分积反馈电路、模乘器扩展相关电路和时序控制器；其中：所述部分积产生电路由若干个单个部分积产生电路构成，其在时序控制器的控制信号下，根据寄存器B、寄存器B+M2、寄存器M2、寄存器M1、以及寄存器A和寄存器Q的输出，产生相应的操作数高半部分或者低半部分的的部分积并送给第一级PCSA压缩树的输入端；所述第一级PCSA压缩树在时序控制器产生的控制信号控制下对部分积产生电路所产生的部分积进行压缩，并将压缩后的结果送到流水线寄存器进行寄存；所述第二级PCSA压缩树在时序控制器产生的控制信号控制下，对寄存后的部分积、部分积反馈电路产生的部分积、以及加法器产生的进位信号进行压缩，并把压缩后的结果送到相应的结果寄存器进行保存；所述部分积反馈电路根据结果寄存器以及扩展信号中的 S值输入在时序控制器的控制下产生用于反馈的部分积，并把其送到第二级PCSA压缩树的输入端；所述模乘器扩展相关电路包括引出的数据线接口、部分积反馈电路中的部分逻辑、以及加法器和复用器；用于扩展的S值输入直接接入到部分积反馈电路模块，经过寄存器寄存后送给复用器；加法器对结果寄存器中的低部分比特进行累加实现Q值的计算，其进位值送给第二级PCSA压缩树，其输出直接引出作为用于扩展的S值输出信号；加法器的输出经过寄存器Q’寄存后作为用于扩展的Q值输出；外部输入的用于扩展的Q值和寄存器Q’的值通过复用器进行选择并送给寄存器Q进行寄存；作为部分积产生电路的输入信号；所述第一级和第二级PCSA压缩树由若干个流水线进位保存加法器经过一定的树状连接构成；流水线进位保存加法器包括[N/2]+1比特的进位保存加法器和一个进位寄存器；[N/2]+1比特的进位保存加法器的输入为三个操作数的高半部分或者低半部分数据；[N/2]+1比特的进位保存加法器的进位输出CH/CL的最高位，CMSB经过一个一比特的寄存器进行寄存；寄存后的CMSB拼接到CH/CL信号的最低位用作PCSA的CH/CL输出，对于进位保存加法器的SH/SL的输出直接作为PCSA的CH/CL输出。