[发明专利]参考电压产生电路

摘要

本发明公开了一种参考电压产生电路，包括4个NMOS管和3个PMOS管；三个PMOS管的栅极连接在一起、源极都接电源电压；第一NMOS管的栅极和漏极、第一PMOS管的漏极和第二NMOS管的栅极连接在一起并由该连接位置处输出参考电压；第二PMOS管的漏极和栅极都和第三NMOS管的漏极相连；第四NMOS管的漏极和栅极、第三NMOS管的栅极和第三PMOS管的漏极连接在一起；第一、二、四NMOS管的源极都接地；三个PMOS管和第一NMOS管都工作在饱和区，第二NMOS管工作在线性区，第三和四NMOS管都工作在亚阈值区。第一和二NMOS管的阈值电压相同，参考电压的大小由第一NMOS管的阈值电压和第二NMOS管的源漏电压以及第二和第一NMOS管的沟道的宽长比的比值确定。本发明电路结构非常简单并具有较高的电压精度。

主权项

一种参考电压产生电路，其特征在于，包括：4个NMOS管和3个PMOS管；第一PMOS管和第一NMOS管组成第一电流路径，第二PMOS管、第二NMOS管和第三NMOS管组成第二电流路径，第三PMOS管和第四NMOS管组成第三电流路径；所述第一PMOS管、所述第二PMOS管和所述第三PMOS管的栅极连接在一起、源极都接电源电压，由所述第一PMOS管、所述第二PMOS管和所述第三PMOS管的沟道的宽长比确定互为镜像的所述第一电流路径、所述第二电流路径和所述第三电流路径的电流比；所述第一NMOS管的栅极和漏极、所述第一PMOS管的漏极和所述第二NMOS管的栅极连接在一起并由该连接位置处输出参考电压；所述第二PMOS管的漏极和栅极都和所述第三NMOS管的漏极相连；所述第四NMOS管的漏极和栅极、所述第三NMOS管的栅极和所述第三PMOS管的漏极连接在一起；所述第三NMOS管的源极和所述第二NMOS管的漏极相连；所述第一NMOS管、所述第二NMOS管和所述第四NMOS管的源极都接地；所述4个NMOS管和所述3个PMOS管的沟道的宽度和长度尺寸满足：所述第一PMOS管、所述第二PMOS管、所述第三PMOS管和所述第一NMOS管都工作在饱和区，所述第二NMOS管工作在线性区，所述第三NMOS管和所述第四NMOS管都工作在亚阈值区；所述第一NMOS管和所述第二NMOS管的阈值电压相同，所述参考电压的大小由所述第一NMOS管的阈值电压和所述第二NMOS管的源漏电压以及所述第二NMOS管和所述第一NMOS管的沟道的宽长比的比值确定；所述第二NMOS管的源漏电压为所述第四NMOS管的栅源电压和所述第三NMOS管的栅源电压的差，由所述第三NMOS管和所述第四NMOS管都工作在亚阈值区确定所述第二NMOS管的源漏电压和温度成正比，且所述第二NMOS管的源漏电压的温度系数由所述第三NMOS管和所述第四NMOS管的沟道的宽长比的比值确定；所述第一NMOS管的阈值电压在0K时的阈值电压基础上会随着温度增加而减小，通过设置所述第二NMOS管和所述第一NMOS管的沟道的宽长比的比值和所述第三NMOS管和所述第四NMOS管的沟道的宽长比的比值使所述第二NMOS管的源漏电压的温度系数为正值且和所述第二NMOS管的阈值电压的随温度变化的负温度系数相抵消，使所述参考电压和温度无关；令所述第一电流路径的电流为I，所述第二电流路径的电流为a×I，所述第三电流路径的电流为b×I，则所述第二NMOS管和所述第一NMOS管的沟道的宽长比的比值和所述第三NMOS管和所述第四NMOS管的沟道的宽长比的比值使所述第二NMOS管的源漏电压的温度系数为正值且和所述第二NMOS管的阈值电压的随温度变化的负温度系数相抵消的情形满足如下公式：KVTH=mkq×ln(b×K3a×K4)×[K2a×K1+(K2a×K1)2-K2a×K1]]>其中，KVTH为所述第二NMOS管的阈值电压的随温度变化的负温度系数的绝对值，m为所述第三NMOS管和所述第四NMOS管的亚阈值导通电流的非理想因子，k为玻尔兹曼常数，q为电子电荷，a为所述第二电流路径和所述第一电流路径的电流比值，b为所述第三电流路径和所述第一电流路径的电流比值，K1为所述第一NMOS管的导电因子且K1和所述第一NMOS管的沟道的宽长比成正比，K2为所述第二NMOS管的导电因子且K2和所述第二NMOS管的沟道的宽长比成正比，K3为所述第三NMOS管的导电因子且K3和所述第三NMOS管的沟道的宽长比成正比，K4为所述第四NMOS管的导电因子且K4和所述第四NMOS管的沟道的宽长比成正比。