[发明专利]微处理器集成电路的向量矩阵乘积加速器有效
| 申请号： | 201410151469.5 | 申请日： | 2014-04-16 |
| 公开（公告）号： | CN104238993B | 公开（公告）日： | 2018-05-04 |
| 发明（设计）人： | 米卡埃尔·莫尔滕森 | 申请（专利权）人： | 亚德诺半导体集团 |
| 主分类号： | G06F7/523 | 分类号： | G06F7/523 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所11038 | 代理人： | 郭思宇 |
| 地址： | 百慕大群岛(*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在至少一个示例性实施例中，提供了一种微处理器电路，包括微处理器内核，其经由具有预定整数条（J）数据线的数据存储器总线与数据存储器连接；单端口数据存储器，其构造成以预定向量元顺序存储N元向量的向量输入元，并且构造成存储包括M列矩阵输入元和行矩阵输入元的M x N矩阵的矩阵输入元；向量矩阵乘积加速器，其包括构造成将所述N元向量与所述矩阵相乘以计算出M元合成向量的数据通路，所述向量矩阵乘积加速器输入/输出端口，其使所述数据存储器总线与所述向量矩阵乘积加速器连接；若干向量输入寄存器，其用于存储通过所述输入/输出端口接收的相应矩阵输入元。 | ||
| 搜索关键词： | 微处理器 集成电路 向量 矩阵 乘积 加速器 | ||
【主权项】：
一种微处理器电路，包括：单端口的数据存储器，构造成以预定向量元顺序存储N元向量的向量输入元，并且构造成存储包括M列矩阵输入元和N行矩阵输入元的M×N矩阵的矩阵输入元；微处理器内核，经由包括预定整数J条数据线的数据存储器总线而与所述数据存储器连接；向量矩阵乘积加速器，其包括构造成将所述N元向量与所述矩阵相乘以计算出M元合成向量的数据通路，所述向量矩阵乘积加速器包括：输入/输出端口，其使所述数据存储器总线与所述向量矩阵乘积加速器连接；若干向量输入寄存器，其用于存储通过所述输入/输出端口接收的相应输入向量元，其中各个输入向量元均由第一预定数量X的位表示；若干矩阵输入寄存器，其用于存储通过所述输入/输出端口接收的相应矩阵输入元，其中各个矩阵输入元均由第二预定数量Y的位表示；若干数字乘法累加电路，其包括与用于接收相应输入向量元的相应向量输入寄存器连接的相应二进制被乘数输入，并且包括与用于接收相应矩阵输入元的矩阵输入寄存器连接的相应二进制乘数输入，从而产生相应的中间乘积值；二进制加法电路，其包括一个或多个二进制加法器，所述二进制加法器构造成使通过相应乘法器周期计算出的若干中间乘积值相加，以产生M元合成向量的合成向量元。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于亚德诺半导体集团，未经亚德诺半导体集团许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410151469.5/，转载请声明来源钻瓜专利网。
