[发明专利]一种基于RRC编码的时钟偏差补偿装置

摘要

本发明公开了一种基于RRC（李氏制约竞争计数）编码的时钟偏差补偿装置，通常涉及PCIE(PCI-Express，Peripheral Component Interconnect Express)领域，包括序列探测电路、基于RRC编码的写指针产生电路、同步电路、存储单元电路、水线设置电路、基于RRC编码的读指针产生电路，读出控制电路。本发明所设计的弹性缓存深度为16，能够适用于PCIE3.0，使得读写地址更加可靠，并简化读写地址的产生，并完成链路两端时钟偏差的去除。

主权项

一种基于李氏制约竞争计数RRC编码的时钟偏差补偿装置，其特征在于：包括序列探测电路、写指针产生电路、同步电路、存储单元电路、水线设置电路、读指针产生电路；所述序列探测电路能够正确的检测PCIE3.0 SKIP有序集（PCIE物理层包）；所述写指针产生电路采用基于RRC编码的方案，产生4位写地址作为向存储单元电路写入的地址；所述同步电路采用两级缓存的同步方式，对基于RRC编码的读写地址进行跨时钟域的同步，且第二级缓存采用下降沿驱动的方式，以更加快速的进行读写地址的传递；所述存储单元电路深度为16；所述水线设置电路将基于RRC编码的读写地址通过查找表的方式映射为二进制地址并执行减法运算，精确监测存储单元中有效字符的数量，并产生相应控制信号控制读指针保持或者跳跃来执行SKP(PCIE控制字符)字符的添加或者删除操作以补偿时钟偏差；所述读指针产生电路采用基于RRC编码的方案，产生4位读地址作为读存储单元数据的地址，能够根据水线设置电路控制读指针的保持或者跳跃来完成SKP的添加或者删除操作。