[发明专利]一种基于FPGA可重构的微机保护的开发平台

摘要

本发明公开了一种基于FPGA可重构的微机保护的开发平台，其特征在于，包括支持Microblaze软核的FPGA芯片、内存储器，以及分别通过AXI总线与FPGA芯片相连的外存储器、并行接口FRAM、cache、AD转换器、硬件测频电路、看门狗电路、电平转换器、实时时钟、外置通讯接口、内置通讯接口和以太网接口；将逻辑译码和保护运算融合在一起，大大提高了工作效率。逻辑控制按功能单元封装成独立的IP核，IP核提供了简单的命令接口，使复杂的流程简单化，应用软件程序只需通过命令字即可完成对外设复杂的操作，简化了编程。将对速度和实时性要求高的功能单元用硬件描述语言实现，充分利用FPGA的并行运算按位访问的特点，达到保护平台的速度和实时要求。

主权项

一种基于FPGA可重构的微机保护的开发平台，其特征在于，包括支持Microblaze软核的FPGA芯片、内存储器，以及分别通过AXI总线与FPGA芯片相连的外存储器、并行接口FRAM、cache、AD转换器、硬件测频电路、看门狗电路、电平转换器、实时时钟、外置通讯接口、内置通讯接口和以太网接口；所述内存储器是双倍速率同步动态随机存储器且通过DDR控制器与FPGA芯片相连；所述外存储器包括五片串行闪存SPIFlash，分别用于存放定值定义、定值定义备份、平台硬件流、系统应用软件和录波数据；所述并行接口FRAM通过EMC与AXI总线相连，用于存放操作事件、保护事件及缓存录波文件；所述电平转换器用于将5V电压转换为系统工作所需的3.3V电压；所述外置通讯接口是用于工程调试的RS485接口；所述内置通讯接口是用于人机界面通讯的CAN接口,CAN接口通过CAN控制器与AXI总线相连；所述以太网接口是用于升级程序的LXT971接口；所述看门狗电路包括看门狗芯片MAX823、或门电路和计数器芯片：MAX823的VCC引脚与工作电源VCC相连，GND引脚接地，电容C5并接于MAX823的VCC引脚和GND引脚之间，WDI引脚用于接收喂狗信号，引脚与或门电路的输入端相连，且引脚通过电阻R1接于工作电源VCC，引脚通过电子开关S1接地，且引脚通过电阻R2接于工作电源VCC，或门电路的输出端与计数器芯片的CLK端相连，计数器芯片的输出端与或门电路的输入端相连，计数器芯片的引脚用于接收初始化信号；所述硬件测频电路包括运算放大器和光耦合器：电阻R3一端接收待测频的模拟信号，另一端与运算放大器的反相输入端相连，运算放大器的同相输入端接地，运算放大器的输出端与光耦合器的输入端相连，同时运算放大器的输出端通过电阻R4与+15V电源VDD相连，且运算放大器的输出端通过电容C6接地，光耦合器的另一输入端接入C6和地之间，光耦合器的一个输出端接地，另一个输出端通过电阻R5与3.3V电源VCC相连，VCC同时接至光耦合器的工作电源端，用于存放平台硬件流和系统应用软件的SPIFlash是S25FL064A：VCC端接工作电源，并通过电容C7接地，GND端接地，和SCK分别通过R9和R8接收来自FPGA芯片的片选信号SPLA4 CS#和时钟信号SPLA4 SCK，R9和R8分别通过R12和R11接至高电平VCC，引脚通过R10接高电平VCC，若其不接高电平，则SPI Flash处于休眠状态；引脚与硬件锁J1的一端相连，且引脚通过R14与地相连，硬件锁J1的另一端通过R13与工作电源VCC相连，SI端通过R7接收写入数据SPLA4 SI，FPGA芯片通过R6从SO端读出数据。