[发明专利]在集成电路中生成电能的方法、相应集成电路及制造方法有效
| 申请号： | 201410157724.7 | 申请日： | 2010-06-04 |
| 公开（公告）号： | CN103972168B | 公开（公告）日： | 2016-10-12 |
| 发明（设计）人： | 克利斯汀·施瓦兹;克里斯托弗·蒙塞里;朱利安·德拉洛 | 申请（专利权）人： | ST微电子（鲁塞）有限公司;艾克斯-马赛大学 |
| 主分类号： | H01L21/77 | 分类号： | H01L21/77;H01L27/20;H01L41/113;H02N2/18 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华 |
| 地址： | 法国*** | 国省代码： | 法国;FR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种在集成电路中生成电能的方法、相应集成电路及制造方法。所述集成电路包括：在所述集成电路（CI）内制作、并且包含一个或多个压电元件（EPZ1）的一个或多个三维封闭空间（CG）；以自由方式被容纳于所述一个三维封闭空间或每个封闭空间中的一个或多个物体（BL）；以及导电输出装置（MSE），连接至所述压电元件，并且被配置为传送由所述物体与相应封闭空间的相对运动期间所述一个物体或所述多个物体中的至少一个物体与所述一个压电元件或所述多个压电元件中的至少一个压电元件的至少一次碰撞产生的电能。 | ||
| 搜索关键词： | 集成电路 生成 电能 方法 相应 制造 | ||
【主权项】：
一种制造集成电路的方法，其特征在于，该方法包括：制作一个或多个三维封闭空间(CG)；在所述封闭空间中制作一个或多个第一压电元件(EPZ1)；制作以自由方式容纳于一个封闭空间或每个封闭空间中的一个或多个物体(BL)；制作所述集成电路的有源部分(FEOL)；以及在所述有源部分之上制作互连部分(BEOL)，其中所述制作一个或多个三维封闭空间(CG)、所述在所述封闭空间中制作一个或多个第一压电元件(EPZ1)以及所述制作以自由方式容纳于所述一个封闭空间或每个封闭空间中的一个或多个物体(BL)在制作所述互连部分(BEOL)期间执行。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于ST微电子（鲁塞）有限公司;艾克斯-马赛大学，未经ST微电子（鲁塞）有限公司;艾克斯-马赛大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410157724.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种提高B4-Flash器件耐久性的方法
- 下一篇：水压传导水位远程显示器
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
