[发明专利]一种半导体器件的制造方法有效
申请号: | 201410163096.3 | 申请日: | 2014-04-22 |
公开(公告)号: | CN105097683B | 公开(公告)日: | 2018-12-21 |
发明(设计)人: | 韦庆松;于书坤;涂火金 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238 |
代理公司: | 北京市磐华律师事务所 11336 | 代理人: | 高伟;赵礼杰 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种半导体器件的制造方法,涉及半导体技术领域。本发明的半导体器件的制造方法,通过采用SiCoNi刻蚀去除位于半导体衬底表面的自然氧化硅层,可以减轻刻蚀负载效应,保证形成的锗硅层的尺寸和形貌基本相同,因此可以提高半导体器件的良率。 | ||
搜索关键词: | 一种 半导体器件 制造 方法 | ||
【主权项】:
1.一种半导体器件的制造方法,其特征在于,所述方法包括:步骤S101:提供半导体衬底,在所述半导体衬底的NMOS区和PMOS区分别形成包括栅极和栅极硬掩膜的栅极结构;步骤S102:形成覆盖所述半导体衬底以及所述栅极结构的第一遮蔽材料层;步骤S103:对所述第一遮蔽材料层进行刻蚀以在PMOS的栅极结构的两侧形成锗硅临时侧壁;步骤S104:对所述半导体衬底执行SiCoNi刻蚀以去除位于所述半导体衬底表面的自然氧化硅层;步骤S105:在所述半导体衬底内形成位于PMOS的栅极两侧的用于容置锗硅层的沟槽,所述沟槽的尺寸和深度基本相同;步骤S106:在所述沟槽内形成锗硅层,在所述步骤S102中,还形成位于所述第一遮蔽材料层下方且覆盖所述半导体衬底以及所述栅极结构的第二遮蔽材料层,其中所述第二遮蔽材料层的材料为氧化物;并且,在所述步骤S104中,通过所述SiCoNi刻蚀去除所述第二遮蔽材料层未被所述锗硅临时侧壁所覆盖的部分。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410163096.3/,转载请声明来源钻瓜专利网。
- 上一篇:一种显示面板制作方法
- 下一篇:半导体器件
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造