[发明专利]倒装芯片的封装方法及装置在审

专利信息
申请号: 201410163880.4 申请日: 2014-04-22
公开(公告)号: CN104658929A 公开(公告)日: 2015-05-27
发明(设计)人: 柯全 申请(专利权)人: 柯全
主分类号: H01L21/60 分类号: H01L21/60;H01L23/48;H01L33/62
代理公司: 上海弼兴律师事务所 31283 代理人: 胡美强;杨东明
地址: 518023 广东*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种倒装芯片的封装方法及装置,其包括有以下步骤:S1、将一芯片与一基板键合,其中,芯片包括有至少两个电极,电极之间包括有至少一用于隔绝电极之间电连接的绝缘区域,基板包括有至少一导电区域,在芯片和基板键合后,电极之间通过导电区域电连接;S2、从导电区域与绝缘区域重叠的区域将导电区域分离形成若干个相互绝缘的导电分区。通过在基板上设置导电区域同时与芯片上的所有电极键合,再将该导电区域分离形成与芯片上的电极一一对应的键合且相互绝缘的导电分区,以较低成本解决封装技术中基板上的凸点间距限制的问题,以及基板电极和芯片电极对准精度难以控制的问题。
搜索关键词: 倒装 芯片 封装 方法 装置
【主权项】:
一种倒装芯片的封装方法,其特征在于,其包括有以下步骤:S1、将一芯片与一基板键合,其中,所述芯片包括有至少两个电极,所述电极之间包括有至少一用于隔绝所述电极之间电连接的绝缘区域,所述基板包括有至少一导电区域,在所述芯片和所述基板键合后,所述电极之间通过所述导电区域电连接;S2、从所述导电区域与所述绝缘区域重叠的区域将所述导电区域分离形成若干个相互绝缘的导电分区。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于柯全;,未经柯全;许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410163880.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top