[发明专利]抗辐射SRAM单元

摘要

本发明提供了一种改进的抗辐射SRAM存储单元，该单元包括：反相器结构，包括第一反相器结构、第二反相器结构、第三反相器结构、第四反相器结构，其中反相器结构由PMOS管和NMOS管串联形成，PMOS管漏极和NMOS管漏极之间作为存储节点，每个存储节点控制其它反相器结构的一个NMOS管或PMOS管和另一个反相器结构的一个NMOS管或PMOS管的栅电压；传输结构，由第五NMOS管、第六NMOS管构成，其源极、栅极和漏极分别接位线/反相位线、字线和存储节点；稳定控制结构，用于对存储节点进行控制，由两个NMOS管构成。本发明通过增加稳定控制结构，提高了整个电路的稳定性。

主权项

一种抗辐射SRAM存储单元，该单元包括以下结构：反相器结构，用于锁存逻辑电平状态，包括第一反相器结构、第二反相器结构、第三反相器结构、第四反相器结构，其中，第一反相器结构包括第一PMOS管(P1)和第一NMOS管(N1)串联结构，所述第一PMOS管(P1)漏极和第一NMOS管(N1)的漏极之间作为第四存储节点(D)；第二反相器结构包括第二PMOS管(P2)和第二NMOS管(N2)串联结构，所述第二PMOS管漏极(P2)和第二NMOS管(N2)的漏极之间作为第一存储节点(A)；第三反相器结构包括第三PMOS管(P3)和第三NMOS管(N3)串联结构，所述第三PMOS管漏极(P3)和第三NMOS管(N3)的漏极之间作为第二存储节点(B)；第四反相器结构由第四PMOS管(P4)和第四NMOS管(N4)串联结构，所述第四PMOS管漏极(P4)和第四NMOS管(N4)的漏极之间作为第三存储节点(C)；所述第一存储节点(A)连接第一NMOS管(N1)和第三NMOS管(N3)的栅电极；所述第二存储节点(B)连接第二NMOS管(N2)和第四NMOS管(N4)的栅电极；所述第三存储节点(C)连接第一PMOS管(P1)和第三PMOS管(P3)的栅电极；所述第四存储节点(D)连接第二PMOS管(P2)和第四PMOS管(P4)的栅电极；稳定控制结构，用于当第三存储节点(C)和第四存储节点(D)为1时，对第一存储节点(A)和第二存储节点(B)进行控制，其包括第七NMOS管(N7)、第八NMOS管(N8)，其中，第七NMOS管(N7)的栅极接第四存储节点(D)，漏极接第一存储节点(A)，源极接地，第八NMOS管(N8)的栅极接第三存储节点(C)，漏极接第二存储节点(B)，源极接地；传输结构，用于传输存储在存储节点中的逻辑电平状态和来自位线或反相位线的信息，包括第五NMOS管(N5)和第六NMOS管(N6)。