[发明专利]针对薄膜沉积产生负载效应的消除方法在审
申请号: | 201410174773.1 | 申请日: | 2014-04-28 |
公开(公告)号: | CN103943462A | 公开(公告)日: | 2014-07-23 |
发明(设计)人: | 崇二敏;黄君;毛志彪 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L21/336 |
代理公司: | 上海天辰知识产权代理事务所(特殊普通合伙) 31275 | 代理人: | 吴世华;林彦之 |
地址: | 201210 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种在降低短沟道效应后所沉积的薄膜产生负载效应的消除方法,首先采用增加栅极侧墙的宽度方法进行离子注入,来降低短沟道效应;然后,减小栅极侧墙的宽度,再进行薄膜沉积工艺。减小栅极侧墙宽度的方法为:利用抗反射层保护住栅极和栅极侧墙的顶部,并利用图案化的抗反射层来定义栅极侧墙要减少的宽度,再采用干法刻蚀工艺刻蚀减薄栅极侧墙。很明显,由于栅极侧墙的宽度减少了,栅极之间的填充空间就增加了,从而进一步提升栅极之间的薄膜填充能力,避免了采用现有的在降低短沟道效应的方法之后进行薄膜沉积时出现的负载效应。 | ||
搜索关键词: | 针对 薄膜 沉积 产生 负载 效应 消除 方法 | ||
【主权项】:
一种在降低短沟道效应后所沉积的薄膜产生负载效应的消除方法,其特征在于,包括以下步骤:步骤S01:在半导体衬底上形成栅极和栅极侧墙;步骤S02:增加所述栅极侧墙的宽度,并对所述半导体衬底进行源漏区离子注入;步骤S03:在所述半导体衬底上覆盖一层抗反射层;步骤S04:在所述抗反射层表面涂覆光刻胶,采用光刻工艺,图案化所述光刻胶,在所述光刻胶中形成所述栅极侧墙要减薄区域的图案;步骤S05:以图案化的所述光刻胶为模版,采用干法刻蚀工艺,图案化所述抗反射层,在所述抗反射层中形成所述栅极侧墙要减薄区域的图案;步骤S06:以图案化的所述抗反射层为掩膜,经干法刻蚀工艺,减薄所述栅极侧墙;步骤S07:在所述半导体衬底上沉积薄膜。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410174773.1/,转载请声明来源钻瓜专利网。
- 上一篇:一种高寒地区混凝土路面结构及其施工方法
- 下一篇:一种防冻减震垫
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造