[发明专利]一种横向高压功率半导体器件的结终端结构

摘要

本发明涉及半导体功率器件技术领域，具体的说是涉及一种横向高压功率半导体器件的结终端结构。本发明通过缩小器件在曲率结终端处P型衬底和N型漂移区的总面积，从而防止器件在P型衬底区发生提前耗尽，保证器件在曲率结终端处的耐压。本发明的有益效果为，能够明显的降低曲率结终端对整个器件耐压的影响，使器件在过渡区的电场不会过大，并且通过改变漂移区或者P型衬底的面积使得器件的耐压达到最优化，保证器件的耐压。本发明尤其适用于横向高压功率半导体器件的结终端结构。

主权项

一种横向高压功率半导体器件的结终端结构，包括直线结终端结构和曲率结终端结构；所述直线结终端结构与横向高压功率半导体器件有源区结构相同，包括漏极N+接触区(1)、N型漂移区(2)、P型衬底(3)、栅极多晶硅(4)、栅氧化层(5)、P‑well区(6)、源极N+接触区(7)、源极P+接触区(8)；P‑well区(6)与N型漂移区(2)位于P型衬底(3)的上层，其中P‑well区(6)位于中间，两边是N型漂移区(2)，且P‑well区(6)与N型漂移区(2)相连；N型漂移区(2)中远离P‑well区(6)的两侧是漏极N+接触区(1)；P‑well区(6)的上层具有与金属化源极相连的源极N+接触区(7)和源极P+接触区(8)，其中源极P+接触区(8)位于中间，源极N+接触区(7)位于源极P+接触区(8)两侧；源极N+接触区(7)与N型漂移区(2)之间的P‑well区(6)表面是栅氧化层(5)，栅氧化层(5)的表面是栅极多晶硅(4)；所述曲率结终端结构包括漏极N+接触区(1)、N型漂移区(2)、P型衬底(3)、栅极多晶硅(4)、栅氧化层(5)、P‑well区(6)、源极P+接触区(8)；P‑well区(6)表面是栅氧化层(5)，栅氧化层(5)的表面是栅极多晶硅(4)；曲率结终端结构中的N+接触区(1)、N型漂移区(2)、栅氧化层(5)和栅极多晶硅(4)分别与直线结终端结构中的N+接触区(1)、N型漂移区(2)、栅氧化层(5)和栅极多晶硅(4)相连并形成环形结构；其中，曲率结终端结构中的环形N+接触区(1)包围环形N型漂移区(2)，曲率结终端结构中的环形N型漂移区(2)包围栅极多晶硅(4)和栅氧化层(5)；与“直线结终端结构中的P‑well区(6)与N型漂移区(2)相连”不同的是，曲率结终端结构中的P‑well区(6)与N型漂移区(2)不相连；其特征在于，直线结终端结构中的漏极N+接触区(1)远离曲率结终端结构一端的横向宽度大于靠近曲率结终端结构一端的横向宽度；源极N+接触区(7)与曲率结终端结构之间的P‑well区(6)的横向尺寸从远离曲率结终端结构的一端到靠近曲率结终端结构的一端逐渐减小，P‑well区(6)表面的栅氧化层(5)和栅极多晶硅(4)之间的间距从远离曲率结终端结构的一端到靠近曲率结终端结构的一端逐渐减小，曲率结终端结构中的栅氧化层(5)和栅极多晶硅(4)分别与直线结终端结构中的栅氧化层(5)和栅极多晶硅(4)相连并形成弧形。