[发明专利]一种JFET器件及其制造方法无效
| 申请号： | 201410182547.8 | 申请日： | 2014-04-30 |
| 公开（公告）号： | CN103956385A | 公开（公告）日： | 2014-07-30 |
| 发明（设计）人： | 李泽宏;赖亚明;刘建;吴玉舟 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/10;H01L21/336;H01L21/265 |
| 代理公司： | 成都宏顺专利代理事务所(普通合伙) 51227 | 代理人： | 李顺德;王睿 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及半导体技术，具体的说是涉及一种JFET器件及其制造方法。本发明的JFET器件在栅区下方的沟道区中引入了辅助层13，辅助层13靠近源端一侧，利用此辅助层13来减弱沟道调制效应，从而实现在宽电压输入范围内，输出电流的变化率小。本发明的有益效果为，在制作工艺并不复杂的基础上，器件的恒流特性较好，在宽电压输入范围内，输出电流的变化率很小，比常规的JFET器件提高了约100％，能够满足更小恒流精度的需求，特别适合小功率LED灯恒流驱动。本发明尤其适用于小功率LED灯恒流用JFET器件。 | ||
| 搜索关键词： | 一种 jfet 器件 及其 制造 方法 | ||
【主权项】：
一种JFET器件，其元胞结构包括P型衬底(6)和设置在P型衬底(6)上端面的P型外延层(5)；所述P型外延层(5)上端面设置有介质层(9)；所述P型外延层(5)上层设置有n型体沟道区(4)，P型外延层5的两端分别设置有第一P型隔离区(7)和第二P型隔离区(8)；所述n型体沟道区(4)上层设置有相互独立的P+栅极区(1)、N+漏极区(2)、N+源极区(3)，其中P+栅极区(1)位于N+漏极区(2)和N+源极区(3)之间，所述P+栅极区(1)的上端面设置有栅极金属(11)，所述N+漏极区(2)的上端面设置有漏极金属(10)，所述N+源极区(3)的上端面设置有源极金属(12)；其特征在于，所述n型体沟道区(4)中设置有辅助层(13)，所述辅助层(13)位于P+栅极区(1)下方。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410182547.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种高速无伪缺陷自动洗片机
- 下一篇：一种视觉隐身发生器
- 同类专利
- 专利分类
