[发明专利]具有面向全分布式超长指令字的高能效局部互连结构的装置

摘要

本发明公开了一种面向全分布式超长指令字的高能效局部互连结构，目的是解决VLIW全互连结构消耗硬件资源多和能效较低的问题。本发明由n个功能单元通过局部互连网络连接成对称式的局部互连结构，即功能单元将结果输出供给自身以及与该功能单元具有相邻连接关系的若干个功能单元；在对称式局部互连结构中共有n个功能单元和n条总线，采用1tok局部互连结构，其中k小于等于n；1tok局部互连结构是指功能单元ALUi将结果输出至i号总线，ALUi、ALUi+1、ALUi+2、…、ALUi+k‑1的输入端与i号总线相连，能够获得i号总线上的数据；没有直接互连关系的功能单元之间采用间接通信模式。本发明在保证相当性能的情况下可以有效的降低嵌入式处理器中功能单元的互连网络面积、延迟和能耗，同时具有更好的可扩展性。

主权项

一种具有面向全分布式超长指令字的高能效局部互连结构的装置，由n个功能单元通过局部互连网络连接而成，n个功能单元表示为ALU0、ALU1、ALU2、…、ALUn‐1；每个功能单元的输入端与两个寄存器组直接相连，从寄存器组得到操作数；每个功能单元的两个寄存器组分别通过一个n选一多路选择器与对应的n条总线相连，通过选择器选择获得数据；其特征在于n个功能单元通过局部互连网络连接成对称式的局部互连结构，即功能单元将结果输出供给自身以及与该功能单元具有相邻连接关系的若干个功能单元；在对称式局部互连结构中共有n个功能单元和n条总线，采用1tok局部互连结构，k小于等于n‐1；1tok局部互连结构是指功能单元ALU0的输出端口连接到0号总线，将结果输出至0号总线，ALU0、ALU1、ALU2、…、ALUk‐1输入端的寄存器组与0号总线相连，能够获得0号总线上的数据，即ALU0的结果输出可以供给ALU0、ALU1、ALU2、…、ALUk‐1；功能单元ALU1的输出端口连接到1号总线，将结果输出至1号总线，ALU1、ALU2、ALU3、…、ALUk输入端的寄存器组与1号总线相连，能够获得1号总线上的数据，即ALU1的结果输出可以供给ALU1、ALU2、ALU3、…、ALUk；当i小于等于n‐k时，功能单元ALUi的输出端口连接到i号总线，将结果输出至i号总线，ALUi、ALUi+1、ALUi+2、…、ALUi+k‐1输入端的寄存器组与i号总线相连，能够获得i号总线上的数据，即ALUi的结果输出可以供给ALUi、ALUi+1、ALUi+2、…、ALUi+k‐1；当i大于n‐k小于等于n‐1时，功能单元ALUi的输出端口连接到i号总线，将结果输出至i号总线，ALUi、ALU[(i+1)mod n]、ALU[(i+2)modn]、…、ALU[(i+k‐1)mod n]输入端的寄存器组与i号总线相连，能够获得i号总线上的数据，即ALUi的结果输出可以供给ALUi、ALU[(i+1)mod n]、ALU[(i+2)mod n]、…、ALU[(i+k‐1)mod n]，mod是取余运算；功能单元ALUn‐2的输出端口连接到n‐2号总线，将结果输出至n‐2号总线，ALUn‐2、ALUn‐1、ALU0、…、ALUk‐3输入端的寄存器组与n‐2号总线相连，可以获得n‐2号总线上的数据，即ALUn‐2的结果输出可以供给ALUn‐2、ALUn‐1、ALU0、…、ALUk‐3；功能单元ALUn‐1的输出端口连接到n‐1号总线，ALUn‐1、ALU0、ALU1、…、ALUk‐2输入端的寄存器组与n‐1号总线相连，可以获得n‐1号总线上的数据，即ALUn‐1的结果输出可以供给ALUn‐1、ALU0、ALU1、…、ALUk‐2；1tok局部互连结构的各功能单元之间采用间接通信模式，当i大于等于k‐1时，功能单元ALUi输入端的寄存器组通过各自的k选1多路选择器连接i号总线、i‐1号总线、i‐2号总线、…、i‐(k‐1)号总线；当i小于k‐1时，功能单元ALUi输入端的寄存器组通过各自的k选1多路选择器连接i号总线、i‐1号总线、i‐2号总线、…、0号总线、n‐1号总线、…、i‐(k‐1)+n号总线；ALUi与ALUi+k‐1通过i号总线互连，与ALUi+k之间没有存在互连的总线；当ALUi和ALUi+k之间需要发生通信时，需要通过ALUi+k‐1来进行；在第t拍时，首先ALUi将要进行通信传输的变量送到i号总线，ALUi+k‐1输入端的寄存器组通过多路选择器从i号总线上取得要传输的变量，送入ALUi+k‐1；在t+1拍时，A LUi+k‐1功能单元执行复制操作将变量输出到与ALUi+k互连的总线上；在t+2拍时，ALUi+k从总线上读入需要与ALUi进行通信传输变量。