[发明专利]一种CMOS栅压自举开关电路

摘要

本发明提供了一种CMOS栅压自举开关电路，所述CMOS栅压自举开关电路包括电荷泵(1)、与所述电荷泵(1)连接的自举电路(2)、与所述自举电路(2)连接的复位电路(3)；其中，所述电荷泵(1)用于补偿所述自举电路(2)的阈值电压的变化，所述复位电路(3)用于对所述自举电路(2)进行复位。本发明实施例的CMOS栅压自举开关电路，引入自举补偿电容，实现开关导通电阻体效应的一阶补偿，从而具有很高的线性度，提高了采样开关电路的精度。

主权项

一种CMOS栅压自举开关电路，其特征在于，包括：电荷泵(1)、与所述电荷泵(1)连接的自举电路(2)、与所述自举电路(2)连接的复位电路(3)；其中，所述电荷泵(1)用于补偿所述自举电路(2)的阈值电压的变化，所述复位电路(3)用于对所述自举电路(2)进行复位；所述电荷泵(1)包括：第一电容(C0)、第二电容(C1)、第三电容(C2)、第四NMOS晶体管(M4)、第五NMOS晶体管(M5)、第六NMOS晶体管(M6)，及由第十一NMOS晶体管(M11)、第十二PMOS晶体管(M12)组成的传输门；其中，第十一NMOS晶体管(M11)、第十二PMOS晶体管(M12)的源极和漏极相互连接，且第十一NMOS晶体管(M11)和第十二PMOS晶体管(M12)的源极接输入电压Vin‑，第十一NMOS晶体管(M11)的栅极接时钟信号CLKH，第十二PMOS晶体管(M12)的栅极接时钟信号CLKH‑，所述CLKH‑信号为CLKH信号的反相信号；所述第四NMOS晶体管(M4)的栅极接所述时钟信号CLKH，源极接地，漏极接所述电容C1的第一端；所述第五NMOS晶体管(M5)的栅极和漏极接电源电压AVDD，源极接所述电容C2的第一端，其中所述电容C2的第二端接所述时钟信号CLKH；所述第六NMOS晶体管(M6)的栅极接所述电容C2的第一端，漏极接所述电源电压AVDD，源极接电容C0的第一端、同时也接C1的第二端；所述自举电路(2)包括：第一NMOS晶体管(M1)、第三PMOS晶体管(M3)、第七NMOS晶体管(M7)、第八PMOS晶体管(M8)、第九NMOS晶体管(M9)、自举开关(M10)及第十三NMOS晶体管(M13)；其中，所述自举开关(M10)的源极接输入电压Vin+，漏极接输出电压Vout，栅极与所述第七NMOS晶体管(M7)的栅极连接；所述第一NMOS晶体管(M1)的栅极与自举开关(M10)的栅极相连，所述第一NMOS晶体管(M1)的漏极与自举开关(M10)的源极相连；所述第三PMOS晶体管(M3)的衬底与漏极相连，源极接第六NMOS晶体管(M6)的源极，漏极接自举开关(M10)的栅极，栅极分别接第八PMOS晶体管(M8)和第九NMOS晶体管(M9)的漏极；所述第八PMOS晶体管(M8)和第九NMOS晶体管(M9)的栅极接时钟信号CLKS，所述第八PMOS晶体管(M8)的源极接所述电源电压AVDD，所述第九NMOS晶体管(M9)的源极接所述第七NMOS晶体管(M7)的源极；所述第七NMOS晶体管(M7)的栅极、源极对应接所述第一NMOS晶体管(M1)的栅极、源极，漏极接第三PMOS晶体管(M3)的栅极；第十三NMOS晶体管(M13)的漏极连电容C0的第二端，栅极接自举开关(M10)的栅极，源极接第一NMOS晶体管(M1)的源极。