[发明专利]一种高速PLL和时钟芯片特性自动分析测试系统在审
| 申请号： | 201410216027.4 | 申请日： | 2014-05-20 |
| 公开（公告）号： | CN105093001A | 公开（公告）日： | 2015-11-25 |
| 发明（设计）人： | 刘琦;史丹宁;成婉菊 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | G01R31/00 | 分类号： | G01R31/00;G01R31/28 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 董巍;高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种高速PLL和时钟芯片特性自动分析测试系统，包括：运行用于执行自动测试分析的软件的设备；FPGA硬件系统；独立工作的高速时钟特性分析测试设备和辅助设备，其中，运行用于执行自动测试分析的软件的设备与FPGA硬件系统之间通过串口/USB2.0实现数据通信，运行用于执行自动测试分析的软件的设备通过通用接口总线实现对高速时钟特性分析测试设备和辅助设备的控制。根据本发明，实现利用现有的常规测试设备实现对PLL/时钟芯片的特性的自动分析测试，进而降低测试成本，提高测试精度。 | ||
| 搜索关键词： | 一种 高速 pll 时钟 芯片 特性 自动 分析 测试 系统 | ||
【主权项】：
一种高速PLL和时钟芯片特性自动分析测试系统，包括：运行用于执行自动测试分析的软件的设备；FPGA硬件系统；独立工作的高速时钟特性分析测试设备和辅助设备，其中，所述运行用于执行自动测试分析的软件的设备与所述FPGA硬件系统之间通过串口/USB2.0实现数据通信，所述运行用于执行自动测试分析的软件的设备通过通用接口总线实现对所述高速时钟特性分析测试设备和所述辅助设备的控制。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410216027.4/，转载请声明来源钻瓜专利网。
- 上一篇：用于铁路交叉口的雷达障碍物探测器
- 下一篇：接触电阻的测试方法和测试结构
