[发明专利]一种测试MOS器件沟道不均匀损伤的方法有效

专利信息
申请号: 201410228195.5 申请日: 2014-05-27
公开(公告)号: CN103983909A 公开(公告)日: 2014-08-13
发明(设计)人: 曹艳荣;杨毅;郝跃;马晓华;田文超;许晟瑞;郑雪峰 申请(专利权)人: 西安电子科技大学
主分类号: G01R31/26 分类号: G01R31/26
代理公司: 陕西电子工业专利中心 61205 代理人: 王品华;朱红星
地址: 710071*** 国省代码: 陕西;61
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种测试MOS器件沟道不均匀损伤的方法,主要解决现有技术难以定量分析沟道不均匀损伤效应的问题。其实现步骤是:1.设定器件的标准漏电流与标准低漏压;2.在标准低漏压下扫描栅压,得到漏电流达到标准值时的栅压Vg0;3.在应力条件下,用相同方法测量栅压Vg,得到栅压差值△Vg0;4.施加多组高漏压后测得栅压差值△Vgi;5.用比值△Vgi/ΔVg0绘制正向测试图;6.改变端口设置进行反向测试,得到反向测试图;7.根据正、反向测试图量化得出沟道各处不均匀损伤的比重及对器件退化的影响。本发明能有效监测MOS器件沟道的不均匀损伤并量化其对器件退化的影响及所占比重,可用于对器件的质量检测。
搜索关键词: 一种 测试 mos 器件 沟道 不均匀 损伤 方法
【主权项】:
一种用于测试MOS器件沟道不均匀损伤的方法,包括以下步骤:(1)根据器件的工作电压设定测试的标准低漏压Vd0,根据器件的栅极宽长比设定测试的标准漏电流Id0;(2)将器件的源端S与衬底端口B接地,使标准低漏压Vd0接于漏端,测量标准低漏压下器件达到标准漏电流Id0时的初始栅压Vg0;(3)在器件栅端G施加应力后,测量标准低漏压下器件达到标准漏电流Id0时的栅压Vg;(4)将施加应力后测得的栅压值Vg与初始栅压Vg0做差值,得到标准低漏压下的栅压漂移值ΔVg0;(5)继续保持源端S与衬底端B接地,将n组高漏电压Vdh依次接于漏端D,按照步骤(2)至(4)测得每一组高漏电压下的栅压漂移值ΔVgi,其中i值取1到n,n为高漏电压测试组数,n值越大准确度越高;(6)把测量得到的n组高漏电压下的栅压漂移值ΔVgi分别与标准低漏压下栅压漂移值ΔVg0做比,得到n组栅压漂移比值,即ΔVgi/ΔVg0,i值取为1到n;(7)以栅压漂移比值ΔVgi/ΔVg0作为纵坐标,以MOS器件的漏端偏压Vd作为横坐标,得到两者的正向测试图,用该正向测试图作为量化分析MOS器件沟道处栅漏交叠区不均匀损伤的数值表征;(8)将MOS器件的源端S与漏端D倒置,保持衬底端口B接地状态,在源端S施加偏压,按照步骤(1)至步骤(7)对MOS器件进行反向测试,得到高源压Vsh与标准低源压Vs0下栅压漂移比值和源端偏压Vs的反向测试图,用该反向测试图作为量化分析MOS器件沟道处栅源交叠区不均匀损伤的数值表征;(9)将步骤(7)得到的正向测试图与步骤(8)得到的反向测试图对照,比较MOS器件沟道处不均匀损伤在栅漏交叠区与栅源交叠区的对称情况,计算MOS器件沟道处栅漏交叠区与栅源交叠区的不均匀损伤相对于整个沟道损伤对器件可靠性影响的比重。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410228195.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top