[发明专利]一种叠封串行芯片的读取方法有效

专利信息
申请号: 201410250706.3 申请日: 2014-06-06
公开(公告)号: CN105204773B 公开(公告)日: 2019-03-05
发明(设计)人: 苏志强;张君宇;丁冲;潘荣华 申请(专利权)人: 北京兆易创新科技股份有限公司
主分类号: G06F3/06 分类号: G06F3/06;G06F12/14
代理公司: 北京品源专利代理有限公司 11332 代理人: 胡彬;邓猛烈
地址: 100083 北京市海淀*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及存储技术领域,尤其涉及一种叠封串行芯片的读取方法。该读取方法包括:读取当前地址对应的当前存储单元中的数据;根据所述当前存储单元所属芯片的输出使能信号,输出已读取的当前存储单元中的数据;顺序读取所述当前存储单元之后的各新存储单元中的数据,直到时钟控制信号无效为止;分别根据各新存储单元所属芯片的输出使能信号,顺序输出已读取的各新存储单元中的数据。该读取方法中若读取某一个芯片尾部存储单元中的数据之后,会读取下一个芯片首部的数据,而不是循环到当前芯片的首部。故该读取方法实现了跨芯片的无缝连续读取。
搜索关键词: 一种 串行 芯片 读取 方法
【主权项】:
1.一种叠封串行芯片的读取方法,其特征在于,包括:读取当前地址对应的当前存储单元中的数据;根据所述当前存储单元所属芯片的输出使能信号,输出已读取的当前存储单元中的数据;顺序读取所述当前存储单元之后的各新存储单元中的数据,直到时钟控制信号无效为止;分别根据各新存储单元所属芯片的输出使能信号,顺序输出已读取的各新存储单元中的数据;其中,所述叠封串行芯片中各个芯片分别具有一个对应的输出使能信号,在同一时刻,至多有一个所述输出使能信号为低电平;顺序读取所述当前存储单元之后的各新存储单元中的数据,直到时钟控制信号无效为止,具体包括:对所述当前地址增加预设值,形成所述预设值数目个新地址;顺序读取各个所述新地址对应的各新存储单元中的数据,并将最后一个新地址作为新的当前地址;直到时钟控制信号无效为止,重复执行如下操作:对新的当前地址增加预设值,重新形成所述预设值数目个新地址;顺序读取重新形成的各个所述新地址对应的各新存储单元中的数据,并将最后一个新地址作为新的当前地址。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京兆易创新科技股份有限公司,未经北京兆易创新科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410250706.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top