[发明专利]一种适用于2.5D多核系统的融合存储器的片外加速器

摘要

本发明属于多核处理器设计技术领域，具体为一种适用于2.5D多核系统的融合存储器的片外加速器。该片外加速器包括：逻辑控制电路（包括指令译码器、状态寄存器）、存储器（以阵列方式组织）、加速器、可配置互连网络。逻辑控制电路从处理器端接收配置包，经过解析，对相应的链路进行配置，决定存储器的输出数据是否经过加速逻辑返回处理器。本发明结构适用于面向特定应用的2.5D多核处理系统，可以降低由于片间访存延时较大而引起的性能损失，存储器输出数据可以选择经过不同的加速单元进行计算和输出，具有一定的灵活性。

主权项

一种适用于2.5D多核系统的融合存储器的片外加速器，其特征在于具体包括：逻辑控制电路、存储器、加速器、可配置互连网络；逻辑控制电路包括指令译码器、状态寄存器；所述逻辑控制电路是整个片外芯片的控制中心，当多核系统的处理器发送一条控制指令时，该指令首先进入逻辑控制电路，经过逻辑控制电路中指令译码器的译码，得到配置字，该配置字被写进状态寄存器中得以保持，直至下一个指令字到达、解码和重新写入；状态寄存器中的配置字被传到互连网络中，控制互连网络中各个多路选择器的状态；所述存储器以阵列方式组织，由不同的bank组成，整个存储器放在片外；当路径配置成功后，处理器端发送有效的访存数据，进入存储器；对于多核处理器来说，存储器是共享的，每个处理器都可以访问存储器，同时，和存储器互连的加速器同样可以被多个核所共享；存储器的输出通过互连网络连接到所述加速器，当存储器完成数据的读取后，根据前面的路径配置，数据直接返回处理器作为“加载字”指令的结果，或者经过另一条路径进入加速器完成特定功能的加速；任务被划分在不同的加速器上通过可编程、可配置的互连网路实现，整个互连网络由一系列的多路选择器级联组成，而多路选择器的开关由状态寄存器中的配置字决定，从而引导数据的流向；这些互连网络在存储器和加速器之间共享，实现加速器能够对任何从存储器输出的数据进行加速。