[发明专利]半导体装置

摘要

本发明公开了一种半导体装置，包括多个熔丝闩锁电路、一电压监视电路及一闩锁控制电路。熔丝闩锁电路依序传递一第一控制电压及一第二控制电压。熔丝闩锁电路分别依据一熔丝开关的导通状态决定一预设数据电压，并且分别依据第一控制电压及第二控制电压输出对应的预设数据电压。电压监视电路接收这些熔丝闩锁电路所传送的第一控制电压及第二控制电压，且对应地提供一控制回馈电压。闩锁控制电路提供第一控制电压至这些熔丝闩锁电路，并且依据控制回馈电压提供第二控制电压至这些熔丝闩锁电路。本发明能降低半导体装置的误动作的可能性。 1

主权项

1.一种半导体装置，包括：

多个熔丝闩锁电路，分别具有一熔丝开关，该些熔丝闩锁电路共同接收一第一控制电压及一第二控制电压且依序传递该第一控制电压及该第二控制电压，该些熔丝闩锁电路分别依据该熔丝开关的导通状态决定一预设数据电压，并且依据该第一控制电压及该第二控制电压输出该预设数据电压；

一电压监视电路，耦接该些熔丝闩锁电路的一最后熔丝闩锁电路，以接收该第一控制电压及该第二控制电压，且对应地提供一控制回馈电压；以及

一闩锁控制电路，耦接该些熔丝闩锁电路及该电压监视电路，以接收该控制回馈电压，该闩锁控制电路提供该第一控制电压至该些熔丝闩锁电路，并且依据该控制回馈电压提供该第二控制电压至该些熔丝闩锁电路。

2.如权利要求1所述的半导体装置，其中该电压监视电路的电路结构相同于该些熔丝闩锁电路的电路结构。

3.如权利要求2所述的半导体装置，其中该电压监视电路与该些熔丝闩锁电路分别包括：

一电压预设单元，具有该熔丝开关且接收该第一控制电压及该第二控制电压，以及提供一第一参考电压，该电压预设单元依据该第一控制电压对一第一参考电压进行预充电，且依据该熔丝开关的导通状态及该第二控制电压设定该第一参考电压；

一电压锁定单元，耦接该电压预设单元以接收该第一参考电压，以提供一第二参考电压；以及

一电压输出单元，耦接该电压锁定单元以接收该第二参考电压，以提供该预设数据电压或该控制回馈电压。

4.如权利要求3所述的半导体装置，其中该第二参考电压反相于该第一参考电压，该预设数据电压反相于该第二参考电压。

5.如权利要求3所述的半导体装置，其中该电压预设单元包括：

一第一晶体管，该第一晶体管的一第一端接收一电源电压，该第一晶体管的一控制端接收该第一控制电压，该第一晶体管的一第二端提供该第一参考电压；

一第二晶体管，该第二晶体管的一第一端耦接该第一晶体管的该第二端，该第二晶体管的一控制端接收该第二控制电压；以及

该熔丝开关，耦接该第二晶体管的一第二端与一接地电压之间。

6.如权利要求3所述的半导体装置，其中该电压锁定单元包括：

一第三晶体管，该第三晶体管的一第一端接收一电源电压，该第三晶体管的一控制端接收该第二参考电压，该第三晶体管的一第二端耦接该第一参考电压；

一第四晶体管，该第四晶体管的一第一端耦接该第三晶体管的该第二端，该第四晶体管的一控制端耦接该第三晶体管的该控制端，该第四晶体管的一第二端接收一接地电压；

一第五晶体管，该第五晶体管的一第一端接收该电源电压，该第五晶体管的一控制端接收该第一参考电压，该第五晶体管的一第二端提供该第二参考电压；以及

一第六晶体管，该第六晶体管的一第一端耦接该第五晶体管的该第二端，该第六晶体管的一控制端耦接该第五晶体管的该控制端，该第六晶体管的一第二端接收该接地电压。

7.如权利要求6所述的半导体装置，其中该电压锁定单元更包括：

一第七晶体管，该第七晶体管的一第一端耦接该第四晶体管的该第二端，该第七晶体管的一控制端接收该第一控制电压，该第七晶体管的一第二端接收该接地电压。

8.如权利要求3所述的半导体装置，其中该电压输出单元包括：

一第八晶体管，该第八晶体管的一第一端接收一电源电压，该第八晶体管的一控制端接收该第二参考电压，该第八晶体管的一第二端提供该预设数据电压或该控制回馈电压；以及

一第九晶体管，该第九晶体管的一第一端耦接该第八晶体管的该第二端，该第九晶体管的一控制端耦接该第八晶体管的该控制端，该第九晶体管的一第二端接收一接地电压。

9.如权利要求3所述的半导体装置，其中该电压监视电路的该熔丝开关为一高阻抗状态。

10.如权利要求1所述的半导体装置，其中该闩锁控制电路包括：

一控制信号产生单元，接收一电源电压以提供该第一控制电压；

一信号延迟单元，耦接该控制信号产生单元以接收该第一控制电压，且接收该控制回馈电压，以依据该控制回馈电压决定是否输出该第一控制电压作为该第二控制电压。

11.如权利要求10所述的半导体装置，其中该信号延迟单元包括：

一第一反相器，该第一反相器的输入端接收该第一控制电压；

一第二反相器，该第二反相器的输入端耦接该第一反相器的输出端；

一与非门，该与非门的一第一输入端耦接该第二反相器的输出端，该与非门的一第二输入端接收该控制回馈电压；

一第三反相器，该第三反相器的输入端耦接该与非门的输出端，该第三反相器的输出端提供该第二控制电压。

12.如权利要求1所述的半导体装置，其中该第一控制电压的致能时间点早于该第二控制电压的致能时间点。

13.如权利要求12所述的半导体装置，其中该第一控制电压的致能时间点与该第二控制电压的致能时间点相差于一预设时间。