[发明专利]应用于JPEG2000解码器中的二维离散小波逆变换器

摘要

应用于JPEG2000解码器中的二维离散小波逆变换器，涉及一种二维离散小波逆变换器。为了解决应用在JPEG2000解码器中的小波逆变换硬件部分存在低速且高存储的问题。它包括小波系数存储器、读地址产生模块、列逆变换模块、Reg重排模块、行逆变换模块、写地址产生模块和IDWT控制模块；小波系数存储器内存储多级二维交织化后的小波系数，读地址产生模块和写地址产生模块分别采用两列交替扫描和“z”字形方式读写小波系数，列逆变换模块和行逆变换模块完成垂直和水平方向上的一维离散小波逆变换，列、行逆变换间靠Reg重排模块完成数据重排，IDWT控制模块对其他模块使能控制完成小波逆变换。它用于JPEG2000解码器中。

主权项

一种应用于JPEG2000解码器中的二维离散小波逆变换器，它包括小波系数存储器、读地址产生模块、列逆变换模块、Reg重排模块、行逆变换模块、写地址产生模块和IDWT控制模块；小波系数存储器，用于存储多级二维交织化后的小波系数，所述多级二维交织化后的小波系数为将按能量集中存储的小波系数进行多级二维交织化得到的；读地址产生模块，用于按交替扫描两列的方式产生读小波系数的地址，所述交替扫描两列的方式为：对小波系数存储器内存储的小波系数进行交替扫描两列，依次获取每列中当前级数下的两个数据，当到列尾时，转至下两列重复操作，直至完成所有列数据的读取，所述级数为最高级递减至低级；列逆变换模块，用于根据读地址产生模块的地址，读取小波系数，对读取的小波系数进行垂直方向的一维离散小波逆变换；Reg重排模块，用于对列逆变换后的数据经单寄存器缓存模块重排；写地址产生模块，用于按“z”字形方式产生写小波系数的地址，所述“z”字形方式为：若当前级数下总的列数为偶数，对于行逆变换后的数据的第一列和最后一列直接写回，其他列按“z”字写回；若当前级数下总的列数为奇数，对于行逆变换后的数据的第一列直接写回，其他列按“z”字写回；行逆变换模块，用于对重排后的数据进行水平方向上的一维离散小波逆变换，并按写地址产生模块产生的地址写回到小波系数存储器内；IDWT控制模块，用于对其他各模块使能控制，完成二维离散小波逆变换；其特征在于，列逆变换模块包括26个二路选择器、5个加法器、3个乘法器、8个开关、8个z‑1延时寄存器、8个单寄存器和6个乒乓寄存器；第一单寄存器移出的数据同时输入至第1二路选择器和第一延时寄存器，第1二路选择器的0数据端输出的数据输入至第2二路选择器，第2二路选择器的0数据端输出的数据输入至第3二路选择器的0数据端，第2二路选择器的1数据端输出的数据经左移两位后和数值1分别输入至第一加法器，第一加法器输出的数据输入至第3二路选择器的1数据端，第3二路选择器输出的数据输入至第5二路选择器的0数据端，第1二路选择器的1数据端输出的数据和第4二路选择器输出的数据分别输入至第一乘法器，第一乘法器输出的数据输入至第5二路选择器的1数据端，参数γδ输入至第4二路选择器的0数据端，参数γk2输入至第4二路选择器的1数据端；第5二路选择器输出的数据输入至第6二路选择器，第6二路选择器的0数据端输出的数据输入至第一乒乓寄存器，第一乒乓寄存器输出的数据和第7二路选择器输出的数据分别输入至第二加法器，第二加法器输出的数据输入至第8二路选择器，第8二路选择器的0数据端输出的数据输入至第二乒乓寄存器，第二乒乓寄存器输出的数据输入至第7二路选择器的1数据端；第6二路选择器的1数据端输出的数据存入第二单寄存器，第二单寄存器移出的数据输入至第7二路选择器的0数据端；第8二路选择器的1数据端输出的数据输入至第9二路选择器，第9二路选择器的1数据端输出的数据输入至第10二路选择器的1数据端，第9二路选择器的0数据端输出的数据经右移2位后输入至第10二路选择器的0数据端，第10二路选择器输出的数据输入至第三单寄存器；第一延时寄存器输出的数据输入至第二延时寄存器，第二延时寄存器输出的数据输入至第11二路选择器，第11二路选择器的0数据端输出的数据经左移一位后输入至第12二路选择器的0数据端，第11二路选择器的1数据端输出的数据输入至第12二路选择器的1数据端，第12二路选择器输出的数据输入至第13二路选择器的1数据端，第三乒乓寄存器输出的数据输入至第13二路选择器的0数据端，第13二路选择器输出的数据和第三单寄存器输出的数据分别输入至第三加法器，第三加法器输出的数据输入至第14二路选择器，第14二路选择器的1数据端输出的数据输入至第三乒乓寄存器，第14二路选择器的0数据端输出的数据输入至第15二路选择器，第15二路选择器的0数据端输出的数据经右移一位后输入至第16二路选择器的0数据端，第15二路选择器的1数据端输出的数据输入至第16二路选择器的1数据端，第16二路选择器输出的数据输入至第四单寄存器，第四单寄存器输出的数据输入至第17二路选择器的0数据端，第三单寄存器输出的数据输入至第三延时寄存器，第三延时寄存器输出的数据输入至第四延时寄存器，第四延时寄存器输出的数据输入至第17二路选择器的1数据端，第17二路选择器输出的数据同时输入至第五单寄存器和第26二路选择器的0数据端，第五单寄存器输出的数据和第18二路选择器输出的数据分别输入至第二乘法器，参数输入至第18二路选择器的1数据端，参数αβ输入至第18二路选择器的0数据端；第二乘法器输出的数据输入至第19二路选择器，第19二路选择器的0数据端输出的数据输入至第四乒乓寄存器，第四乒乓寄存器输出的数据和第20二路选择器输出的数据分别输入至第四加法器，第四加法器输出的数据输入至第21二路选择器，第21二路选择器的0数据端输出的数据输入至第五乒乓寄存器，第五乒乓寄存器输出的数据输入至第20二路选择器的1数据端；第19二路选择器的1数据端输出的数据存入第六单寄存器，第六单寄存器移出的数据输入至第20二路选择器的0数据端，第21二路选择器的1数据端输出的数据输入至第七单寄存器，同时，第五单寄存器输出的数据输入至第五延时寄存器，第五延时寄存器输出的数据输入至第六延时寄存器，第六延时寄存器输出的数据输入至第22二路选择器的1数据端，第22二路选择器输出的数据和第七单寄存器输出的数据分别输入至第五加法器，第五加法器输出的数据输入至第23二路选择器，第23二路选择器的1数据端输出的数据输入至第六乒乓寄存器，第23二路选择器的0数据端输出的数据输入至第八单寄存器，第七单寄存器输出的数据输入至第七延时寄存器，第七延时寄存器输出的数据输入至第八延时寄存器，第八延时寄存器输出的数据输入至第24二路选择器的0数据端，第八单寄存器输出的数据输入至第24二路选择器的1数据端，第24二路选择器输出的数据和第25二路选择器输出的数据分别输入至第三乘法器，参数输入至第25二路选择器的1数据端，参数输入至第25二路选择器的0数据端；第三乘法器输出的数据输入至第26二路选择器的1数据端，第26二路选择器输出的数据为进行垂直方向的一维离散小波逆变换后的数据；同时，在延时寄存器与延时寄存器及单寄存器之间传输数据时均由开关控制；其中，γ、δ、α、β和k均为JPEG2000解码器中JPEG2000协议里的固定参数；所述26个二路选择器中第1二路选择器、第5二路选择器、第9二路选择器、第10二路选择器、第11二路选择器、第12二路选择器、第15二路选择器、第16二路选择器和第26二路选择器均采用filter控制小波模式，filter为1时，表示解码的是9/7小波，filter为为0时，表示解码的是5/3小波，其他的二路选择器采用奇时钟odd控制。