[发明专利]JFET器件及其制造方法

摘要

本发明公开了一种JFET器件，漂移区由形成于第一导电类型掺杂的衬底上的第二导电类型掺杂的第一深阱区组成；体区包括第二导电类型掺杂的第二深阱区和沟道区；沟道区位于第一深阱区和第二深阱区之间，沟道区包括两个以上等间隔排列的第二导电类型掺杂的第三深阱区，相邻第三深阱区之间的间隔区的掺杂杂质由相邻的第三深阱区的扩散杂质组成；三个深阱区的工艺条件相同。通过调节深阱区的杂质浓度、各间隔区的宽度和数量来调节JFET器件的夹断电压。本发明还公开了一种JFET器件的制造方法。本发明能够降低夹断电压，且夹断电压调节方便，易于满足对多种不同夹断电压的需求。

主权项

一种JFET器件，其特征在于：JFET器件包括漂移区和体区，所述漂移区和所述体区横向接触；所述漂移区由形成于第一导电类型掺杂的衬底上的第二导电类型掺杂的第一深阱区组成；漏区由形成于所述第一深阱区的选定区域中的第二导电类型重掺杂区组成；在所述漏区的顶部引出漏极；所述体区包括第二导电类型掺杂的第二深阱区和沟道区，在所述第二深阱区的选定区域中形成有由第二导电类型重掺杂区组成的源区；在所述源区的顶部引出源极；所述沟道区位于所述第一深阱区和所述第二深阱区之间且所述沟道区的两侧分别与所述第一深阱区和所述第二深阱区中的一个横向接触；所述源区和所述漏区分别和所述沟道区相隔一段距离；所述沟道区包括两个以上第二导电类型掺杂的第三深阱区，相邻两个所述第三深阱区之间的区域为间隔区，各所述间隔区的宽度相等，各所述间隔区为第二导电类型掺杂且该第二导电类型掺杂杂质由相邻的所述第三深阱区的扩散过来的第二导电类型杂质组成；所述第一深阱区、所述第二深阱区和所述第三深阱区的工艺条件相同，所述沟道区的最外侧的两个所述第三深阱区分别和所述第一深阱区和所述第二深阱区中的一个横向接触；通过调节所述第三深阱区的杂质浓度、各所述间隔区的宽度和数量来调节所述JFET器件的夹断电压；栅极区由所述衬底或者形成于所述沟道区顶部的第一导电类型阱区组成，在所述栅极区表面的选定区域中形成有第一导电类型重掺杂的栅极引出区；通过所述栅极引出区顶部引出栅极。