[发明专利]基于格密码体系的多项式模乘协处理器

摘要

一种基于格密码体系的多项式模乘协处理器，包括有第一寄存器堆、第二寄存器堆、第三寄存器堆和第四寄存器堆，以及输入端连接第三寄存器堆、第四寄存器堆和模乘逆元运算单元输出端的多路选择器；分别连接多路选择器和地址映射表的输入寄存器堆；分别连接输入寄存器堆和第一寄存器堆的输出端的取模运算下的快速傅里叶变换模块；输入端连接取模运算下的快速傅里叶变换模块的输出端，输出端连接多路分配器的输出寄存器堆；多路分配器的输出端分别连接输出端和模乘单元，模乘单元的输出端连接模乘逆元运算单元；地址映射表的输入端连接第二寄存器堆。本发明使用FPGA平台做硬件设计，实现了基于格密码体系的多项式模乘协处理器。

主权项

一种基于格密码体系的多项式模乘协处理器，包括有分别与第一至第四输入接口(F1、F2、F3、F4)对应相连的用于存储单位根向量的第一寄存器堆(W)，用于存储地址映射向量的第二寄存器堆(D)，用于分别存储多项式系数向量的第三寄存器堆(A)和第四寄存器堆(B)，其特征在于，还设置有：多路选择器(2)，所述多路选择器(2)的输入端分别连接用于存储多项式系数向量的第三寄存器堆(A)和第四寄存器堆(B)的输出端，以及连接模乘逆元运算单元(6)的输出端；输入寄存器堆(X)，分别连接多路选择器(2)和地址映射表(3)，根据地址映射表(3)重新对从所述多路选择器(2)输入进来的向量进行排序，并存储；取模运算下的快速傅里叶变换模块(1)，分别连接所述的输入寄存器堆(X)的输出端，以及用于存储单位根向量的第一寄存器堆(W)的输出端，进行快速傅里叶变换；输出寄存器堆(Y)，所述输出寄存器堆(Y)的输入端连接所述取模运算下的快速傅里叶变换模块(1)的输出端，输出寄存器堆(Y)的输出端连接多路分配器(4)；多路分配器(4)，所述多路分配器(4)将取模运算下的快速傅里叶变换模块(1)变换之后的结果送到输出端(C)，或者送入模乘单元(5)；模乘单元(5)，所述的取模运算下的快速傅里叶变换模块(1)变换之后的结果在模乘单元(5)内首先通过乘法器(51)进行乘法运算，再将乘法运算的结果经约减器(52)进行约减运算；模乘逆元运算单元(6)，所述模乘逆元运算单元(6)将经模乘单元(5)模乘运算得到的结果进行模乘逆元运算后送入所述的多路选择器(2)；地址映射表(3)，所述的地址映射表(3)的输入端连接所述用于存储地址映射向量的第二寄存器堆(D)，并还与所述的输入寄存器堆(X)双向连接。