[发明专利]具有减少的面的外延区的MOS器件

摘要

本发明提供了一种集成电路结构，其包括位于半导体衬底上方的栅极堆叠件以及延伸至半导体衬底内的开口，其中，开口邻近栅极堆叠件。第一硅锗区设置在开口中，其中，第一硅锗区具有第一锗百分比。第二硅锗区位于第一硅锗区上方。第二硅锗区包括位于开口中的一部分。第二硅锗区具有大于第一锗百分比的第二锗百分比。基本上不含锗的硅帽位于第二硅锗区上方。本发明也提供了具有减少的面的外延区的MOS器件。

主权项

一种集成电路结构，包括：半导体衬底；栅极堆叠件，位于所述半导体衬底上方；开口，延伸至所述半导体衬底内，其中，所述开口邻近所述栅极堆叠件；第一硅锗区，位于所述开口中，其中，所述第一硅锗区具有第一锗百分比；第二硅锗区，位于所述第一硅锗区上方，其中，所述第二硅锗区至少部分地延伸至所述开口中，并且所述第二硅锗区包括：具有大于所述第一锗百分比的第二锗百分比的上层；以及具有小于所述第二锗百分比的第三锗百分比的下层，其中所述第三锗百分比大于所述第一锗百分比；以及硅帽，基本上不含锗，位于所述第二硅锗区上方。