[发明专利]一种DTU的芯片引脚测试方法及电路

摘要

本发明公开了一种DTU的芯片引脚测试方法及电路，适用于对配电自动化终端DTU的核心板上CPU的GPIO口的测试，其方法包括构建核心板测试电路等步骤,所述测试电路包括用于核心板插入的插槽、地址译码器和N个总线收发器；当待测核心板插入测试电路的插槽,核心板通电后,其CPU即自动启动预先烧录在其内的GPIO口的测试模块产生M位二进制的随机数a,对该核心板进行测试从而确认核心板GPIO脚焊接是否有故障。本发明能够精确的对处理器芯片GPIO和其工作电路进行测试，可以快速、精确地定位到出处理器芯片故障引脚测试过程自动完成，既大大降低对测试人员的技能要求，又降低工作强度，提高工作效率和劳动成本。

主权项

一种DTU的芯片引脚测试方法，所述DTU包括核心板，所述核心板包括具有GPIO引脚的CPU；其特征在于，所述测试方法包括如下步骤：A.构建核心板测试电路,所述测试电路包括地址译码器和N个总线收发器，以及用于核心板插入的插槽；每个总线收发器包括M个输入端和输出端，M×N大于或等于待测核心板的GPIO引脚的数量；通过该插槽将待测核心板上的CPU各GPIO引脚一一对应地接入N个总线收发器的各输入端，同时插槽将待测核心板上的CPU的数据总线接入各总线收发器的M个输出端；N个总线收发器的片选端一一对应地接入地址译码器的输出端,使得每一个总线收发器配有唯一的地址；B.当待测核心板插入测试电路的插槽,核心板通电后,其CPU即自动启动预先烧录在其内的GPIO口的测试模块,产生M位二进制的随机数a,令选中的一个总线收发器对应的M个GPIO端口的电平与M位二进制的随机数a一致；C.所述测试模块发送选中的总线收发器的地址至所述测试电路的地址译码器，由其选中所述地址对应的总线收发器，该总线收发器M个输出端的电平对应的二进制数A由从总线送至测试模块,与随机数a进行比较，当A不等于a时，则执行步骤D,当A等于a时，即对随机数a每一位取反得到数值b,再令同一总线收发器对应的M个GPIO端口电平与数值b一致，再由从总线读取该总线收发器输出端的电平对应的M个二进制数B,当判定B等于b时，则判定该地址对应GPIO引脚焊接无故障，执行步骤E；当判定B不等于b，执行步骤D；D.所述测试模块根据两数值各位数中不相同数值的位数，确认对应的GPIO引脚为故障脚，判定所述核心板不合格，结束检测；E.所述测试模块判定是否完成N个总线收发器测试，如不是，则选取未测试的一总线收发器，执行步骤B至C；如是,判定所述核心板合格，结束检测。