[发明专利]半导体器件的形成方法在审

专利信息
申请号: 201410298284.7 申请日: 2014-06-26
公开(公告)号: CN105226023A 公开(公告)日: 2016-01-06
发明(设计)人: 何有丰 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司
主分类号: H01L21/8238 分类号: H01L21/8238
代理公司: 北京集佳知识产权代理有限公司 11227 代理人: 应战;骆苏华
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种半导体器件的形成方法,包括:提供衬底,在第一区域衬底表面形成有第一伪栅结构,在第二区域衬底表面形成有第二伪栅结构;在第一区域和第二区域衬底表面形成层间介质层;去除第一伪栅结构和第二伪栅结构,直至暴露出衬底表面,在第一区域形成第一凹槽,在第二区域形成第二凹槽;对第二凹槽底部的衬底进行掺杂处理,提高氧化工艺氧化第二凹槽底部衬底的氧化速率;采用氧化工艺进行氧化处理,在第一凹槽底部形成第一栅介质层,同时在第二凹槽底部形成第二栅介质层,且第一栅介质层厚度小于第二栅介质层厚度;在第一栅介质层表面以及第二栅介质层表面形成栅极。本发明提高形成的第一栅介质层和第二栅介质层的质量,提高半导体器件的电学性能。
搜索关键词: 半导体器件 形成 方法
【主权项】:
一种半导体器件的形成方法,其特征在于,包括:提供包括第一区域和第二区域的衬底,在所述第一区域衬底表面形成有第一伪栅结构,在所述第二区域衬底表面形成有第二伪栅结构;在所述第一区域和第二区域衬底表面形成层间介质层,且所述层间介质层顶部与第一伪栅结构和第二伪栅结构顶部齐平;去除所述第一伪栅结构和第二伪栅结构,直至暴露出衬底表面,在第一区域层间介质层内形成第一凹槽,在第二区域层间介质层内形成第二凹槽;对所述第二凹槽底部的衬底进行掺杂处理,提高氧化工艺氧化第二凹槽底部衬底的氧化速率;采用氧化工艺对所述第一凹槽底部的衬底、掺杂处理后第二凹槽底部的衬底进行氧化处理,在第一凹槽底部形成第一栅介质层,同时在第二凹槽底部形成第二栅介质层,且所述第一栅介质层厚度小于第二栅介质层厚度;在所述第一栅介质层表面以及第二栅介质层表面形成栅极,且所述栅极填充满所述第一凹槽和第二凹槽。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410298284.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code