[发明专利]半导体器件的形成方法在审
申请号: | 201410298284.7 | 申请日: | 2014-06-26 |
公开(公告)号: | CN105226023A | 公开(公告)日: | 2016-01-06 |
发明(设计)人: | 何有丰 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 应战;骆苏华 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种半导体器件的形成方法,包括:提供衬底,在第一区域衬底表面形成有第一伪栅结构,在第二区域衬底表面形成有第二伪栅结构;在第一区域和第二区域衬底表面形成层间介质层;去除第一伪栅结构和第二伪栅结构,直至暴露出衬底表面,在第一区域形成第一凹槽,在第二区域形成第二凹槽;对第二凹槽底部的衬底进行掺杂处理,提高氧化工艺氧化第二凹槽底部衬底的氧化速率;采用氧化工艺进行氧化处理,在第一凹槽底部形成第一栅介质层,同时在第二凹槽底部形成第二栅介质层,且第一栅介质层厚度小于第二栅介质层厚度;在第一栅介质层表面以及第二栅介质层表面形成栅极。本发明提高形成的第一栅介质层和第二栅介质层的质量,提高半导体器件的电学性能。 | ||
搜索关键词: | 半导体器件 形成 方法 | ||
【主权项】:
一种半导体器件的形成方法,其特征在于,包括:提供包括第一区域和第二区域的衬底,在所述第一区域衬底表面形成有第一伪栅结构,在所述第二区域衬底表面形成有第二伪栅结构;在所述第一区域和第二区域衬底表面形成层间介质层,且所述层间介质层顶部与第一伪栅结构和第二伪栅结构顶部齐平;去除所述第一伪栅结构和第二伪栅结构,直至暴露出衬底表面,在第一区域层间介质层内形成第一凹槽,在第二区域层间介质层内形成第二凹槽;对所述第二凹槽底部的衬底进行掺杂处理,提高氧化工艺氧化第二凹槽底部衬底的氧化速率;采用氧化工艺对所述第一凹槽底部的衬底、掺杂处理后第二凹槽底部的衬底进行氧化处理,在第一凹槽底部形成第一栅介质层,同时在第二凹槽底部形成第二栅介质层,且所述第一栅介质层厚度小于第二栅介质层厚度;在所述第一栅介质层表面以及第二栅介质层表面形成栅极,且所述栅极填充满所述第一凹槽和第二凹槽。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410298284.7/,转载请声明来源钻瓜专利网。
- 上一篇:一种电源管理芯片封装形式
- 下一篇:金属互连结构的制作方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造