[发明专利]适于负责重定时的集成电路器件配置方法有效
| 申请号： | 201410301808.3 | 申请日： | 2014-06-27 |
| 公开（公告）号： | CN104252557B | 公开（公告）日： | 2019-06-21 |
| 发明（设计）人： | R·芬格;D·刘易斯;V·玛诺哈拉拉雅 | 申请（专利权）人： | 阿尔特拉公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 酆迅 |
| 地址： | 美国加*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的各实施方式总体上适于负责重定时的集成电路器件配置方法。具体地，涉及一种利用用户逻辑设计配置集成电路器件的方法：分析用户逻辑设计以标识用户逻辑设计内的并行路径的定时要求；确定沿着该路径的延时要求；基于存储元件的用于并入到该路径中的可用性来路由用户逻辑设计，以满足延时要求；以及在通过并入至少一些存储元件的路由之后，重定时用户逻辑设计。 | ||
| 搜索关键词： | 适于 负责 定时 集成电路 器件 配置 方法 | ||
【主权项】：
1.一种利用用户逻辑设计配置集成电路器件的方法，所述方法包括：分析所述用户逻辑设计以标识所述用户逻辑设计内的并行路径的定时要求；确定沿着所述并行路径的延时要求；基于存储元件的用于并入到所述并行路径中的可用性来路由所述用户逻辑设计，以满足所述延时要求；在通过将至少一些所述存储元件并入到所述并行路径中的所述路由之后，重定时所述用户逻辑设计；基于所述分析、所述确定、所述路由和所述重定时来生成配置比特流；以及将所述配置比特流存储在所述集成电路器件的配置存储器中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于阿尔特拉公司，未经阿尔特拉公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410301808.3/，转载请声明来源钻瓜专利网。
