[发明专利]分层衬底上有嵌入载盘的集成电路封装系统及其制造方法有效
申请号: | 201410301863.2 | 申请日: | 2014-06-27 |
公开(公告)号: | CN104253092B | 公开(公告)日: | 2019-02-12 |
发明(设计)人: | 姜旻庚;卢泳达;田东柱;朴敬熙 | 申请(专利权)人: | 新科金朋有限公司 |
主分类号: | H01L21/98 | 分类号: | H01L21/98;H01L23/498 |
代理公司: | 北京嘉和天工知识产权代理事务所(普通合伙) 11269 | 代理人: | 严慎;支媛 |
地址: | 新加坡新*** | 国省代码: | 新加坡;SG |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 集成电路封装系统和制造集成电路封装系统的方法,所述系统包括:具有嵌入载盘的介电芯;在所述介电芯上的顶部阻焊层,嵌入载盘的载盘顶表面在所述顶部阻焊层下面;附接到所述嵌入载盘的器件互连件;以及具有互连柱的集成电路器件,附接到所述器件互连件的所述互连柱用于将所述集成电路器件安装到所述介电芯。 | ||
搜索关键词: | 分层 衬底 嵌入 集成电路 封装 系统 及其 制造 方法 | ||
【主权项】:
1.一种制造集成电路封装系统的方法,所述方法包括:形成介电芯,所述介电芯具有嵌入载盘、另一个嵌入载盘以及在所述嵌入载盘和所述另一个嵌入载盘之间的表面迹线,所述嵌入载盘具有在所述介电芯的芯顶侧下面凹陷的载盘顶表面,所述介电芯具有在所述嵌入载盘和所述表面迹线之间的芯侧壁,并且所述芯侧壁在所述芯顶侧和所述载盘顶表面之间延伸;在所述介电芯上形成顶部阻焊层,所述顶部阻焊层具有安装区,所述安装区连续露出所述嵌入载盘和所述另一个嵌入载盘两者,并且所述表面迹线从所述安装区内的所述介电芯露出;在所述嵌入载盘的所述载盘顶表面上形成器件互连件;以及在所述介电芯的所述安装区利用互连柱安装集成电路器件,所述互连柱被附接在所述集成电路器件和所述器件互连件之间。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于新科金朋有限公司,未经新科金朋有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410301863.2/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造