[发明专利]一种基于PCIe总线多主控板冗余备份系统

摘要

本发明公开了一种基于PCIe总线多主控板冗余备份系统，包括：主板电路A（12）、主板电路B（13）、主板电路C（14）、PCIe交换电路（15）、FC通道卡电路（10）和PCIeRaid卡电路（11）。系统上电后，测试计算机将初始配置文件传送到PCIe管理芯片（7）中，然后PCIe管理芯片（7）将初始配置文件烧写到串行EEPROM（8）中。烧写完毕后，重新启动系统，PCIe管理芯片（7）通过SMBus总线读取串行EEPROM（8）的初始配置文件，用于配置PCIe管理芯片（7）的端口寄存器、分区模式及时钟模式。本发明实现了多主控板冗余备份系统出现故障时进行实时切换系统，提高了系统的实时性。

主权项

一种基于PCIe总线多主控板冗余备份系统，其特征在于包括：主板电路A（12）、主板电路B（13）、主板电路C（14）、PCIe交换电路（15）、FC通道卡电路（10）和PCIe Raid卡电路（11），其中主板电路A（12）包括：CPU处理器A（1）和PCIe控制器A（2），主板电路B（13）包括：CPU处理器B（3）和PCIe控制器B（4），主板电路C（14）包括：CPU处理器C（5）和PCIe控制器C（6），PCIe交换电路（15）包括：PCIe管理芯片（7）、串行EEPROM（8）和时钟芯片（9）；PCIe控制器A（2）通过PCIe总线与PCIe管理芯片（7）的端口a双向连接，PCIe控制器B（4）通过PCIe总线与PCIe管理芯片（7）的端口b双向连接，PCIe控制器C（6）通过PCIe总线与PCIe管理芯片（7）的端口c双向连接，测试计算机通过SMBus总线与PCIe管理芯片（7）双向连接，FC通道卡电路（10）通过PCIe总线与PCIe管理芯片（7）的端口e双向连接，PCIe Raid卡电路（11）通过PCIe总线与PCIe管理芯片（7）的端口d双向连接；在主板电路A（12）中，CPU处理器A（1）与PCIe控制器A（2）双向连接；在主板电路B（13）中，CPU处理器B（3）与PCIe控制器B（4）双向连接；在主板电路C（14）中，CPU处理器C（5）与PCIe控制器C（6）双向连接；在PCIe交换电路（15）中，PCIe管理芯片（7）与串行EEPROM（8）通过SMBus总线双向连接，时钟芯片（9）的输出端与PCIe管理芯片（7）的输入端连接；基于PCIe总线的多主控板冗余备份系统上电后，首先测试计算机将初始配置文件通过SMBus总线传送到PCIe管理芯片（7）中，然后PCIe管理芯片（7）将初始配置文件通过SMBus总线烧写到串行EEPROM（8）中，完成初始配置文件的烧写；初始配置文件的内容为对PCIe管理芯片（7）的设置，包括：设置端口a为复合工作模式，即端口a同时作为上行端口和非透明桥，表示为P2P+NT，端口b的设置和端口a相同；设置端口c为单一工作模式，即端口c只作为非透明桥，表示为NT；设置端口d为单一工作模式，即端口d只作为下行端口，表示为P2P，端口e的设置和端口d相同；设置分区k包含端口a和端口d；设置分区m包含端口b和端口e；设置分区n包含端口c；设置PCIe管理芯片（7）的时钟模式为全局时钟模式；烧写完毕后，重新启动系统，PCIe管理芯片（7）通过SMBus总线读取串行EEPROM（8）的初始配置文件，用于配置PCIe管理芯片（7）的端口寄存器、分区模式及时钟模式；配置完毕后，PCIe管理芯片（7）将分区k中的端口a和端口d连通，此时PCIe Raid卡电路（11）作为CPU处理器A（1）的下游PCIe设备；PCIe管理芯片（7）将分区m中的端口b和端口e连通，此时FC通道卡电路（10）作为CPU处理器B（3）的下游PCIe设备；PCIe管理芯片（7）将分区n中端口c的工作模式设为非透明桥，此时CPU处理器C（5）没有下游的PCIe设备，CPU处理器C（5）作为备用主板电路，用于接管CPU处理器A（1）或CPU处理器B（3）出现故障时对应的下游PCIe设备；PCIe管理芯片（7）由时钟芯片（9）提供全局时钟；然后，CPU处理器A（1）对PCIe Raid卡电路（11）进行PCIe设备扫描完成系统枚举，CPU处理器B（3）对FC通道卡电路（10）进行PCIe设备扫描完成系统枚举, CPU处理器C（5）同样进行PCIe设备扫描完成系统枚举，最后正常启动各自的操作系统；待CPU处理器A（1）、CPU处理器B（3）、CPU处理器C（5）正常启动各自操作系统后，由CPU处理器A（1）、CPU处理器B（3）通过非透明桥向CPU处理器C（5）发送心跳信息，若CPU处理器C（5）在1秒内分别收到CPU处理器A（1）和CPU处理器B（3）发送的心跳信息，则CPU处理器C（5）仍处于备用状态，继续检测CPU处理器A（1）和CPU处理器B（3）发送的心跳信息；当CPU处理器A（1）出现异常时，CPU处理器A（1）停止向CPU处理器C（5）发送心跳信息，CPU处理器C（5）在1秒内没有收到CPU处理器A（1）发来的心跳信息，则触发CPU处理器C（5）的故障恢复功能：由CPU处理器C（5）动态的将PCIe管理芯片（7）端口c的工作模式由非透明桥改为上行端口加非透明桥，将PCIe管理芯片（7）分区k中的端口d去掉，将PCIe管理芯片（7）端口d加入到分区n，将PCIe管理芯片（7）端口a的工作模式由上行端口加非透明桥改为非透明桥；然后CPU处理器C（5）进行PCIe总线扫描和设备的重新枚举，以识别新加入到CPU处理器C（5）的PCIe Raid卡电路（11）设备；这样PCIe管理芯片（7）的端口c和端口d连通并属于同一个分区n， PCIe Raid卡电路（11）作为CPU处理器A（1）的PCIe设备转为作为CPU处理器C（5）的PCIe设备；当CPU处理器B（3）出现异常时，其处理过程与CPU处理器A（1）出现异常时相同；当CPU处理器A（1）、CPU处理器B（3）工作状态都异常时，则同样触发CPU处理器C（5）的故障恢复功能：将CPU处理器C（5）对应PCIe管理芯片（7）端口c的工作模式动态的由非透明桥改为上行端口加非透明桥，将CPU处理器A（1）、CPU处理器B（3）的下游PCIe设备都切换到CPU处理器C（5）的下游PCIe设备，将CPU处理器A（1）、CPU处理器B（3）对应PCIe管理芯片（7）端口a和端口b的工作模式动态的由上行端口加非透明桥改为非透明桥。